

Библиотека самосинхронных элементов для технологии БМК

Ю.А. Степченков¹, А.Н. Денисов², Ю.Г. Дьяченко¹, Ф.И. Гринфельд¹, Н.В. Морозов¹,
Л.П. Плеханов¹, О.П. Филимоненко², Ю.П. Фомин²

¹Институт проблем информатики РАН, YStepchenkov@ipiran.ru, ia_ste@mail.ru

²ГУ НПК "Технологический центр" МИЭТ, A.Denisov@tcen.ru

Аннотация — Самосинхронные (СС) схемы обладают рядом свойств, выделяющих их из общего ряда цифровых устройств. Они "естественно надежны", поскольку характеризуются бестестовой самодиагностикой, самопроверяемостью и сохранением работоспособности при изменении условий окружающей среды в предельно широком диапазоне, и более быстродействующие.

Рассматривается библиотека СС-элементов в базе технологии БМК (базовых матричных кристаллов), принципы реализации СС-элементов, описывается состав библиотеки элементов, обеспечивающих эффективное проектирование СС-схем различных классов на базе отечественных серий БМК 5503 и 5508.

I. ВВЕДЕНИЕ

В последнее время возобновился интерес зарубежных специалистов к СС-схемам из-за их устойчивости к ошибкам, малой мощности потребления и хорошей производительности [1]. Для российской электронной техники это особенно актуально.

Новая самосинхронная элементная база, методология проектирования которой разработана в ИПИ РАН, характеризуется следующими параметрами:

- устойчивостью работы к разбросу параметров элементов из-за старения материалов, изменения температуры и питающего напряжения;
- безопасностью функционирования и достоверностью обработки информации (100%-ной самопроверяемостью относительно константных неисправностей);
- отказоустойчивостью (восстановлением функционирования за счет саморемонта).

Эти параметры отвечают требованиям построения высоконадежных отказоустойчивых средств ВТ.

Правильная работа строго самосинхронных (ССС) схем не зависит от задержек составляющих элементов. Координация событий в них осуществляется на базе фиксации реального окончания любого инициированного переходного процесса без использования синхросигналов и линий задержек, что обеспечивает:

- простоту синхронизации параллельных перестраиваемых конвейерных структур и эффективность их построения;
- более высокое быстродействие и адаптируемость к виду обрабатываемой информации.

II. ПРИЧИНЫ РАЗРАБОТКИ БИБЛИОТЕКИ ССС-ЭЛЕМЕНТОВ

Из теории алгебры логики известно [2], что любая функция может быть представлена суперпозицией функций, образующих минимальный базис. Любое цифровое устройство может быть построено с помощью одного типа логического элемента, например, И-НЕ. Однако это положение справедливо только для синхронной схмотехники. Особенность ССС-схем практически предопределяет использование базиса И-ИЛИ-НЕ в качестве минимального.

ССС-схема условно разбивается на две части – функциональную (ФЧ), выполняющую обработку входных данных, и индикаторную (ИЧ), фиксирующую окончание переходных процессов в отдельных частях ФЧ и ССС-схемы в целом. Для создания простого и эффективного способа фиксации окончания переходных процессов ССС-схемы должны использовать самосинхронное кодирование информации и двухфазную дисциплину смены входных наборов: за каждой фазой обработки информации следует нерабочая фаза (гашение или спейсер). При этом времена нахождения ССС-схемы в рабочей фазе и в спейсере могут быть сколь угодно большими, но конечными. Наиболее простым и универсальным СС-кодом для информационных сигналов является парафазный код со спейсером, когда одноразрядному (унарному, инфазному) сигналу ставится в соответствие двухразрядный (парафазный со спейсером). На рис. 1 сигнал из состояния нулевого спейсера (1) может перейти в одно из двух возможных рабочих состояний – (2) или (3). Переход из одного рабочего состояния (3) в другое (5) возможен только через спейсер (4). Более подробно со спецификой ССС-схем можно познакомиться в [3]).




Рис. 1. Двухфазность и парафазное кодирование

Взаимодействие внешней среды с ССС-схемой характеризуется двумя параметрами: запростотным механизмом обмена и двухфазной дисциплиной работы. При этом времена нахождения ССС-схемы в рабочей фазе и в спейсере могут быть сколь угодно большими, но конечными.

Отметим четыре особенности ССС-схем (первая – фундаментальная – следует из только что сказанного).

1) *Независимость от задержек* на составляющих элементах и соединительных проводах, предполагающая отсутствие стандартной синхронизации.

2) *Индицируемость всех функциональных элементов.* Любой инициированный переходный процесс в каждом из элементов должен быть завершен, а факт завершения – зафиксирован (индицирован).

Этому требованию не удовлетворяет большая часть стандартных библиотечных элементов БМК.

3) *Однокаскадная реализация индикаторов*, которые, по существу, являются средством синхронизации процессов в ССС-схемах. Практически доказано, что корректные индикаторные элементы нельзя построить на упрощенном базисе И-НЕ или ИЛИ-НЕ; нужен базис И-ИЛИ-НЕ.

В любой ССС-схеме необходимо формирование общего (глобального) сигнала окончания переходных процессов путем сборки отдельных (локальных) сигналов индикации. На рис. 2 приведена возможная реализация индикатора для двух локальных сигналов индикации – т.н. гистерезисного триггера (GI2).




Рис. 2. Формы реализации индикаторных G-триггеров для двух инфазных сигналов:

- а) корректной (однокаскадной) в своей основной логической части;
- б) некорректной (двухкаскадной).

Если входные наборы I0 и I1 (00 и 11) фиксируются на длительное время, за которое успевают закончиться все переходные процессы, оба варианта реализации свободны от состязаний. Однако если в схеме рис. 2а изменение выхода является признаком окончания всех переходных процессов, то в схеме рис. 2б после изменения выхода переходные процессы в элементах первого каскада могут продолжаться.

G-триггер должен индицировать окончание переходных процессов не только в схемах, подключенных к его входам, но и в себе самом. При этом предполагается, что логические состязания на уровне одного однокаскадного элемента невозможны, т.к. время его переключения определяется, в основном, временем перезаряда его выходной емкости.

Рассмотрим возможные состязания в схеме рис. 2. Исходное состояние – I0=I1=0, при котором на выходах всех элементов первого яруса сигналы равны 1, а Q=0. Изменение выхода (Q=1) произойдет после того, как выполнится условие I0=I1=1. Предположим, что задержки элементов первого яруса, охваченные обратной связью, так велики, что сигналы на их выходах (или на выходе хотя бы одного элемента) остались равными 1, в то время как один из входов – I0 или I1 – перешел в исходное состояние 0. При этом выход элемента I0*I1 станет равным 1. Тогда выход Q может перейти из 1 в 0, не дожидаясь окончания переходных процессов в других элементах первого яруса, т.е. выполнения условия I0=I1=0, и схема не выполнит функцию индикатора. Отметим, что реализация однокаскадного самосинхронного триггера GI2 требует 12, а двухкаскадная (с нарушением самосинхронности) – 18 транзисторов.

В работе [4] приведена реализация триггера GI2, не использующая базис И-ИЛИ-НЕ, но требующая одновременно И-НЕ и ИЛИ-НЕ. Однако она не представляет практического интереса, поскольку ее реализация требует 28 транзисторов.

Анализ стандартных библиотек отечественных БМК показывает, что СС-реализация даже элементарного Г-триггера на два входа невозможна: нет однокаскадной реализации элемента 2И-2И-2И-3ИЛИ-НЕ.

Реализация более сложных индикаторных элементов и эффективных по быстродействию и аппаратным затратам более сложных функциональных СС-элементов требует более разнообразных однокаскадных элементов в базисе И-ИЛИ-НЕ.

Формулировка понятия однокаскадности логического элемента (ЛЭ) с позиции гипотезы Маллера, лежащей в основе построения ССС-схем [5]:

- а) ЛЭ имеет один или несколько входов и один выход;
- б) все входы и выходы могут принимать только значения логических констант "0" и "1";

в) задержка элемента (длительность возбуждения) приведена к его выходу.

Напомним, что возбуждением ЛЭ по Маллеру называется инициация внутреннего процесса, начинающегося с изменения одного из входов и приводящего к изменению выхода.

Анализ гипотезы Маллера позволяет определить структуру базового ССС-элемента (рис. 3). Если функциональная часть (ФЧ) будет выполнена как схема с одним каскадом по каждому входу, то задержка базового элемента (инерционная часть, ИЧ) будет сосредоточена на его выходе F , и третье условие гипотезы Маллера будет соблюдено.




Рис. 3. ССС-базовый элемент с однокаскадной ФЧ:

- а) структура ССС-базового элемента;
- б) принципиальная схема G-триггера (GI2), соответствующая этой структуре.

ФЧ – однокаскадная функциональная часть;
 ИЧ – инерционная часть;
 ИПЧ – часть, содержащая произвольное число последовательно включенных инверторов и повторителей

Отсюда требование однокаскадности можно сформулировать таким образом.

Для любого входа X_i ($i = 1, \dots, n$) должно выполняться условие: если X_i возбуждает элемент, то весь ток переключения, определяющий изменение потенциала точки F , должен проходить через транзистор, управляющий электрод которого соединен с входом X_i . После однокаскадной функциональной части могут следовать только инверторы или повторители. При этом, контролируя выход Y , мы контролируем окончание переходного процесса в ССС-элементе.

4) базис реализации комбинационных ССС-узлов.

Стандартным и достаточно эффективным способом организации комбинационных ССС-схем является двухканальная парафазная реализация [4]. Предположим, что требуемая функция Y реализована в

дизъюнктивно нормальной форме (ДНФ) в базисе однокаскадных элементов И-ИЛИ-НЕ. Тогда двухканальная реализация парафазной функции со спейсером YY^{\wedge} , в которой прямой канал реализует функцию Y , представленную в ДНФ, а инверсный канал – Y^{\wedge} , представленную в конъюнктивно-нормальной форме, обеспечит СС-реализацию в дизъюнктивно-конъюнктивной форме. На рис. 4 в скобках показаны значения входных и выходных сигналов в состоянии спейсера. Функция индикатора окончания переходных процессов в комбинационной схеме YY^{\wedge} может быть реализована элементом 2ИЛИ-НЕ.




Рис. 4. Способ организации самосинхронных комбинационных узлов

Анализ библиотек ряда БМК позволяет сделать вывод, что они, в основном, ориентированы на реализацию функций посредством ДНФ-элементов. Реализация же конъюнктивной формы на дизъюнктивном базисе приводит к увеличенному расходу оборудования. Поэтому эффективная реализация комбинационных СС-схем в БМК требует введения в ее состав однокаскадных библиотечных элементов не только в базисе И-ИЛИ-НЕ, но и в базисе ИЛИ-И-НЕ.

Анализ рассмотренных особенностей ССС-схем позволяет сделать вывод о практической непригодности ПЛИС в качестве базиса для проектирования строго самосинхронных схем (более подробно см. в [6]). Как справедливо указано в [7], все современные коммерческие FPGA (Field Programmable Gate Array) разработаны для реализации синхронных систем. Они могут быть использованы для квазисамосинхронных схем, где контроль действительного окончания переходных процессов может быть организован в локальной области. Для синхронизации всех частей ПЛИС используются синхросигналы или элементы задержки.

III. АНАЛИЗ БИБЛИОТЕКИ ЭЛЕМЕНТОВ БМК 5503

Требованию разработки однокристалльного СС-вычислительного устройства [1] с числом используемых вентилях не менее 50000 тыс. в

соответствии с ОСТ В 11 0998 (приемка “5”) отвечают только две серии БМК: 1592 ХМ (АО “Ангстрем”) и 5508/5509 (ГУ НПК “Технологический центр” МИЭТ). В качестве базы для разработки самосинхронного варианта БМК выбраны БМК серий 5503/5508/5509 с учетом лучшей совокупности их параметров.

Важное значение имела и заинтересованность руководства ГУ НПК “Технологический центр” МИЭТ во введении в состав библиотечных элементов БМК нового класса – ССС-элементов, которые при реализации ССС-схем обеспечивают минимизацию аппаратных затрат (при максимально возможном быстродействии).

Анализ типовых элементов библиотеки БМК 5503 показал, что не все базовые и библиотечные элементы могут быть использованы при построении ССС-схем. Основные причины отказа от большинства элементов библиотеки – многокаскадность их функциональной части и наличие высокого импеданса. Элемент любой функциональной сложности может быть использован в ССС-схемах, если он удовлетворяет требованию однокаскадности. В ряде случаев могут быть использованы и многокаскадные элементы.

Из 350 библиотечных элементов БМК 5503 требованию *однокаскадности* удовлетворяют только 14 элементов: А21ОИ, А22ОИ, А31ОИ, INV, INV2, INV3, INV4, NAN2, NAN3; NOR2, NOR3, O21AI, O22AI и O31AI.

К выходу однокаскадного элемента может быть подключено любое число последовательно/параллельно включенных элементов НЕ (см. рис. 3а). Поэтому требованиям к ССС-базовым элементам удовлетворяют и следующие 10 *многокаскадных* элементов: AND2, AND3, А21О, А22О, А31О, O21А, O22А, O31А, OR2, OR3.

Число используемых библиотечных элементов (БЭ) БМК 5503 в ССС-схемотехнике может быть увеличено (приведенный список расширен) при незначительной модификации их электрических схем. Например, доступность внутренних точек двухкаскадных БЭ для анализа завершения в них переходных процессов могла бы увеличить число БЭ, удовлетворяющих требованию ССС-схемотехники, с 10 до 17 %.

IV. БИБЛИОТЕКА СС-ЭЛЕМЕНТОВ БМК 5503

Введение в состав библиотеки элемента GI2 – G-триггера для двух инфазных сигналов (см. раздел 2), наряду с имеющимися в составе библиотеки двумя элементами 2И-2И-2ИЛИ (А22О) и 2ИЛИ-2ИЛИ-2И (O22О), открывает теоретическую возможность построения индикаторной части ССС-схемы для всех типов и любого числа индицируемых сигналов с использованием принципа каскадирования.

На рис. 5а приведены два младших (R0 и R1) разряда регистра, построенного на базе одноктактных RS-триггеров, информационные входы которых – парафазные сигналы с нулевым спейсером (при хранении информации $R_i = S_i = 0$). На выходе элемента 2И-2И-2ИЛИ-НЕ, выполняющего роль индикатора для двух бифазных сигналов ($S_i Q_i$ и $R_i Q_i B$), формируется инфазный сигнал, который может быть объединен с другим инфазным сигналом при помощи элемента GI2.

На рис. 5б приведен пример индикации двух парафазных сигналов с нулевым спейсером на базе элементов 2ИЛИ-НЕ и G-триггера GI2.




Рис. 5. Варианты использования GI2:

- а) объединение выходов, индицирующих окончание переходных процессов в RS-триггере (входные сигналы – парафазные со спейсером 0);
- в) индикация двух парафазных сигналов со спейсером 0.

Отметим, что при разработке элементов БМК 5503 используется не более *трех* последовательно включенных транзисторов в цепи перезаряда выходной емкости. Именно это обеспечивает оптимум в синхронных БЭ: достижение максимума возможного быстродействия при минимуме числа используемых транзисторов. Как уже отмечалось выше, для ССС-схем чем больше число каскадов функциональной части схемы, тем больше число точек, которые необходимо индицировать, и, следовательно, больше индикаторная часть ССС-схемы и ниже быстродействие всей схемы. Экспериментальным путем установлено, что для ССС-схем оптимум достигается при использовании не более *четырёх* последовательных транзисторов; при этом обеспечивается необходимая помехоустой-

чивость КМОП-схем. При разработке ССС-элементов необходимо учитывать это положение.

4.1. ГИСТЕРЕЗИСНЫЕ ТРИГГЕРЫ

Г-триггер - элемент, используемый для индикации окончания нескольких параллельно протекающих процессов как в функциональной части ССС-схемы, так и собственно в индикаторе. Задача определения моментов завершения переходных процессов – центральная в СС-схемотехнике, поэтому наличие в библиотеке широкой номенклатуры Г-триггеров – необходимое условие эффективности ССС-решений. На рис. 2 и 3 представлена реализация одного из Г-триггеров для двух инфазных сигналов. Всего в библиотеку СС-элементов введено 24 Г-триггера, из которых 17 – универсальные элементы широкого применения, а 7 – специализированные элементы, входящие в состав ССС-макроэлементов.

Учитывая значимость Г-триггеров, посмотрим, как их разнообразие отражается в образовании их имени (см. рис. 6).




Рис. 6. Образование имени Г-триггеров

Обозначения спейсера:

- 0 – нулевой спейсер;
- 1 – единичный спейсер.

Тип индицируемых сигналов:

- I – индикаторные инфазные (нечетные);
- P – парафазные (четные) со спейсером (три устойчивых состояния);
- B – бифазные (четные) без спейсера (два устойчивых состояния).

Тип сигналов установки (могут отсутствовать):

- R – сигнал асинхронного сброса;
- S – сигнал асинхронной предустановки.

Признак инверсии указывает инверсию индикаторного сигнала. Признаком модификации может быть буква M или цифра. Эти признаки могут отсутствовать.

Пример: элемент **G0PI2** – гистерезисный триггер с нулевым состоянием спейсера для одного парафазного сигнала (P) и двух инфазных сигналов (I2) и прямым выходом.

4.2. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ С ПРОСТОЙ ФУНКЦИЕЙ


Имя логического элемента, выполняющего простую функцию, соответствует требованиям [6] и включает

в себя название функции, общее количество входов, признак инверсии выхода и номер модификации. Этот класс представлен 39 однокаскадными элементами комбинационного типа с одним выходом, в базе И-ИЛИ-НЕ или ИЛИ-И-НЕ. Например, элемент O2AOI выполняет функцию 2ИЛИ-2И-2ИЛИ-НЕ.

4.3. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ СО СЛОЖНОЙ ФУНКЦИЕЙ

Здесь объединены комбинационные ССС-элементы, каждый из которых выполняет сложную функцию. В рамках библиотеки 5503 БМК они входят в разные классы; однако в силу их малочисленности представлены одним классом. Сюда входят мультиплексоры, компараторы, мажоритарные элементы, элементы формирования ускоренного переноса и одноразрядные сумматоры (13 элементов).

В качестве примера рассмотрим функционирование одноразрядного ССС-сумматора (см. рис. 7), который включает в себя: а) элемент, формирующий сигнал суммы “S” для трех входных парафазных сигналов и имеющий один выходной парафазный сигнал (AD1P3); б) элемент, формирующий сигнал переноса для трех парафазных входных сигналов и имеющий один выходной парафазный сигнал (MAJP); в) индикаторный элемент.



$$S0 = \overline{AB} \cdot \overline{BB} \cdot \overline{CB} + \overline{AB} \cdot \overline{B} \cdot C + A \cdot \overline{BB} \cdot C + A \cdot \overline{B} \cdot \overline{CB}$$

$$S0B = \overline{A} \cdot \overline{B} \cdot C + \overline{AB} \cdot \overline{BB} \cdot C + \overline{AB} \cdot \overline{B} \cdot \overline{CB} + A \cdot \overline{BB} \cdot \overline{CB}$$

$$O = \overline{AB} \cdot \overline{BB} + \overline{AB} \cdot \overline{CB} + \overline{BB} \cdot \overline{CB}$$

$$OB = \overline{A} \cdot \overline{B} + A \cdot \overline{C} + \overline{B} \cdot C$$

Рис. 7. Одноразрядный ССС-сумматор с единичным входным спейсером

В этом классе элементов представлены триггеры D- и RS-типа (однотактные и двухтактные), разряды регистров сдвига и разряды последовательных счетных триггеров (20 элементов). Это полноценные ССС-элементы, которые удалось реализовать в виде базовых. Пример: R1RE20 – двухтактный RS-триггер с единичным спейсером, синхронным сбросом и сигналом разрешения. В каждом из этих элементов есть индикатор окончания переходных процессов.

4.5. МАКРО- И СПЕЦЭЛЕМЕНТЫ

В этом классе собраны функционально сложные элементы, которые предполагалось использовать достаточно широко и невозможно было реализовать топологическими средствами как базовые элементы. Комбинация БЭ, выполняющая сложную функцию, и четырнадцати полуфабрикатов (триггеров по уровню) образует 14 макроэлементов, в котором ограниченное число внутренних связей реализуется на общем трассировочном пространстве кристалла БМК. Использование макроэлементов позволяет повысить эффективность проектирования на БМК.

Спецэлементы предназначены для коммутации отказавшего оборудования и организации саморемонта в отказоустойчивых применениях. Сюда отнесены периферийные элементы, предназначенные для организации стыка между синхронным внешним окружением и внутрикристалльной ССС-аппаратурой.

Асинхронный арбитр *ARBO* предоставляет доступ к общему ресурсу, а элементы *IBUI* и *IBUO* обеспечивают организацию ССС-шины внутри или вне поля БМК.

V. ЗАКЛЮЧЕНИЕ

К настоящему времени создание теоретической базы построения ССС-схем, основанной на гипотезах о характере задержек в логических элементах и соединительных проводах, можно считать в основном завершённой. Однако методологические и схемотехнические вопросы проектирования нашли отражение в литературе в меньшей степени, что означает меньшую отработанность ССС-схемотехники. До тех пор, пока изделия на базе самосинхронной схемотехники на практике не докажут свою эффективность, трудно надеяться на ее сколько-нибудь широкое использование. Разработку самосинхронной библиотеки БМК следует рассматривать как первый серьезный практической шаг в этом направлении.

Результаты анализа отечественной элементной базы для исполнения СС-аппаратуры, учитывающие требования со стороны критических областей применения и специфику СС-проектирования, показали, что наиболее полно этим требованиям отвечают

полузаказные БМК, в частности – совместимые серия БМК 5503, 5507 и 5508 (до 50000 вентиляей и рабочая частота до 100 МГц). После апробации ССС-библиотеки в рамках БМК 5503 и успешных результатов испытаний тестового ССС-кристалла библиотека может быть реализована в сериях БМК 5507 и 5508.

Для эффективной реализации СС-аппаратуры на БМК разработан минимальный состав (96) базовых, типовых и периферийных ССС-элементов. Элементы введены в состав САПР БМК “Ковчег”.

Таким образом, впервые в отечественной и зарубежной практике в рамках полузаказных ИС создана библиотека ССС-элементов, которая позволит разрабатывать устройства с работоспособностью, *действительно* не зависящей от быстродействия их элементов. Такая библиотека отвечает критерию построения ССС-схем, оптимальных для реализации на их основе надежных отказоустойчивых средств ВТ.

ЛИТЕРАТУРА

- [1] Степченко Ю.А., Петрухин В.С., Дьяченко Ю.Г. Опыт разработки самосинхронного ядра микроконтроллера на БМК // Всероссийская Научно-техническая конференция "Проблемы разработки перспективных микроэлектронных систем – 2005" / Сб. научных тр. под общ. ред. А.Л. Слемпковского. - М.: ИПИМ РАН. - 2005. – С. 235 – 242.
- [2] Поспелов Д.А. Логические методы анализа и синтеза схем. Изд. 3-е, перераб. и доп. - М.: Энергея, 1974. - 368 с.
- [3] Варшавский В.И., Кишиневский М.А. и др. Автоматное управление асинхронными процессами в ЭВМ и дискретных системах / Под ред. В.И. Варшавского. – М.: Наука, 1986. – 398 с.
- [4] Варшавский В.И., Карпов С.А., Кондратьев А.Ю., Степченко Ю.А. и др. Инструментальные средства автоматизации проектирования самосинхронных схем // Сб.: Системы и средства информатики. - М.: Наука, 1993. - Вып. 5. - С. 196-213.
- [5] Muller D.E. Asynchronous logics and application to information processing. // Symposium on the Application of Switching Theory to Space Technology, Stanford University Press. - 1962. - P. 289–297.
- [6] Степченко Ю.А., Денисов А.Н., Дьяченко Ю.Г., Гринфельд Ф.И. и др. Библиотека элементов базовых матричных кристаллов для критических областей применения // Сб.: Системы и средства информатики. - М.: Наука, 2004. - Вып. 14. - С. 318-361.
- [7] Payne R.E. Self-timed FPGA systems // Fifth International workshop on Field Programmable Logic and Applications (W. Moore and W. Luk, eds.), V. 975 of Lecture Notes in Computer Science. – 1995. -P. 21–35.