

2. Плеханов Л.П. САПР строго самосинхронных электронных схем РОНИС // Тез. конференции «Проблемы разработки перспективных микроэлектронных систем — 2006» / Под общ. ред. А. Л. Стемпковского — М.: ИППМ РАН, 2006. — С. 131–134.
3. Nick J. M., Moore B. B. et al. S / 390 Cluster Technology: Parallel Sysplex // IBM Syst. J. — 1997. — V. 36, № 2. — P. 172–201.
4. Hauck S. Asynchronous design methodologies: An overview // Proc. of the IEEE. — 1995. — V. 83, № 1. — P. 69–93.
5. Varshavsky V., Kishinevsky M., Marakhovsky V. et al. Self-timed Control of Concurrent Processes. — Boston: Kluwer Acad. Publ., 1990. — 245 p.
6. Степченко Ю. А., Денисов А. Н., Дьяченко Ю. Г., Гринфельд Ф. И. и др. Библиотека элементов базовых матричных кристаллов для критических областей применения // Системы и средства информатики. Вып. 14. — М.: Наука, 2004. — С. 318–361.
7. Варшавский В. И., Карпов С. А., Кондратьев А. Ю., Степченко Ю. А. и др. Инструментальные средства автоматизации проектирования самосинхронных схем // Системы и средства информатики. Вып. 5. — М.: Наука, 1993. — С. 196–213.
8. Морозов Н. В., Рождественский Ю. В. Средство анализа системы булевых уравнений на полумодулярность и дистрибутивность: Свид-во об официальной регистрации программы для ЭВМ № 2001610157 от 02.2001.

УДК 621.3.049.77+004.312

ЭКСПЕРИМЕНТАЛЬНАЯ ПРОВЕРКА НЕКОТОРЫХ СВОЙСТВ СТРОГО САМОСИНХРОННЫХ СХЕМ

Л. П. Плеханов, Ю. А. Степченко

Впервые в России в рамках полузаказной БМК-технологии (БМК — базовые матричные кристаллы) проведено прямое экспериментальное исследование ряда теоретически утверждаемых свойств строго самосинхронных (ССС) схем: независимости работы от задержек элементов, широкой области эксплуатации и безопасности функционирования. Приведены результаты исследования двух реализаций сравнительно простой экспериментальной ССС-микросхемы в широком диапазоне питающих напряжений и температур. Проведённые эксперименты подтверждают теоретические выводы по поведению ССС-схем и, в первую очередь, беспрецедентно широкий диапазон их работоспособности.

Памяти В. И. Варшавского

1. Введение

Теоретические основы строго самосинхронных (ССС) цифровых схем разрабатываются с 50-х годов прошлого века. Многими исследователями, прежде всего В. И. Варшавским с сотрудниками [1], теоретически показано, что ССС-схемы обладают уникальными свойствами, отсутствующими у других типов схем. Главные из них:

- независимость правильной работы от задержек элементов, полное отсутствие сбоев из-за гонок сигналов;
- достоверность и безопасность функционирования: при возникновении константных неисправностей ССС-схема останавливается, исключая появление ложной информации.

Отметим, что указанные свойства математически доказаны только для ССС-схем и отсутствуют у других типов асинхронных, а тем более синхронных схем. Из этих свойств вытекает несколько практически важных следствий, подробно описанных в статье [2].

Известно, что к началу 90-х годов группой В. И. Варшавского были подготовлены для реализации проекты ССС-микросхем с целью их изучения и дальнейшего развития. Однако известная ситуация того периода не позволила этим планам осуществиться.

В настоящее время бурно развивающаяся *асинхроника* — направление построения схем, альтернативное синхронному, — разрабатывает различные способы устранения недостатков синхронных схем. Концептуальные преимущества асинхронных и, в частности, самосинхронных схем сейчас явно или неявно общепризнаны [3] и подтверждены результатами компьютерного моделирования (см., например, [4]). Однако в схемотехнической практике на уровне опытных образцов и коммерческих изделий были получены подтверждения их преимуществ только для отдельных параметров.

В первую очередь это связано с тем, что из-за размытости терминологии, а иногда и в рекламных целях в зарубежных публикациях к самосинхронным (self-timed) схемам иногда относят разные классы асинхронных схем с существенно разными характеристиками и возможностями. Все методологии асинхронного проектирования могут быть классифицированы по модели синхронизации, на которой они базируются, и разбиты на три группы.

1. Наиболее многочисленная группа — подходы, базирующиеся на модели с ограниченной задержкой: схемы Хоффмана, микроконвейеры, так называемые самосинхронные схемы Домино или схемы I-net [3]. Все они требуют использования либо системы локальной синхронизации (self-clocking, self-synchronous), либо линий задержек в определённых цепях. При решении ряда проблем асинхронных схем их правильное функционирование зависит от задержек элементов: они вынуждены ориентироваться на худший случай срабатывания элементов, правда, не глобально, во всей схеме, а локально, в отдельных её частях. Методология их проектирования близка к методологии проектирования синхронных схем. При их разработке могут быть использованы стандартные системы автоматизированного проектирования (САПР) интегральных схем (ИС), и область их эксплуатации практически не отличается от области чисто синхронных реализаций.

2. Другие подходы базируются на модели элементов и соединительных проводов до точки разветвления с неограниченной задержкой. Примеры таких методологий следующие: графы сиг-

нальных переходов (STG), диаграммы изменений (CD) и трансляция процессов связи Мартина. При необходимости эти методологии могут быть расширены для разработки схем с неограниченной задержкой после точки разветвления. В настоящее время эти подходы носят, в основном, исследовательский характер и могут быть использованы только для ограниченного класса схем. Организация полного цикла проектирования таких схем не покрывается существующими средствами САПР ИС и, как минимум, требует введения в их состав специализированных подсистем: подсистем проверки наличия нарушений самосинхронности в проектируемой схеме и подсистем синтеза СС-схем [5].

3. Большинство оставшихся подходов, как показывает анализ зарубежной печати, относятся к классу квазисамосинхронных. Такого рода схемы представляют собой комбинации ССС-элементов, в которых реализован контроль действительного окончания событий (переходных процессов), и асинхронных элементов. В последних вместо контроля действительного окончания событий используется гипотеза ограниченного времени протекания событий (аналогично асинхронным схемам), реализуемая встроенными элементами задержек, что позволяет уменьшить число транзисторов на их реализацию. Однако при этом теряется основное преимущество самосинхронных схем — независимость их поведения от задержек элементов — и, как следствие, пропадает возможность бестестовой самодиагностики и локализации неисправностей.

В качестве примера приведём проект семейства микропроцессоров ASPRO (Asynchronous Processors), разрабатываемого лабораторией TIMA (Time of Informatics and Microelectronics for computer Architecture) [6]. По мнению разработчиков, это семейство CMOS-микропроцессоров относится к классу Quasy-Delay-Insensitive (QDI), т. е. к уже упомянутому квазисамосинхронному классу. В [6] приведены и другие микропроцессоры, относящиеся к этому классу.

При таком нарастающем потоке публикаций по асинхронным схемам материалы по экспериментальной проверке их свойств крайне скудны.

Отметим одну публикацию [7], в которой приведены результаты, относящиеся к предмету настоящей статьи. На рис. 1 показаны зависимости производительности и мощности потребления квазисамосинхронного микропроцессора AMULET1 (1 мкм) от уровня питающего напряжения. При номинальном уровне

напряжения в 5 В работоспособность всего микроконтроллера обеспечивалась в диапазоне от 3,5 до 6,0 В, а работоспособность процессорного модуля наблюдалась при снижении напряжения питания до 2,5 В. Вероятно, эти параметры были получены при номинальной температуре 20 °С.

Здесь же приводятся данные изменения быстродействия кристалла в зависимости от его температуры: оно снижается на 0,3% на 1 °С. При этом обеспечивается работа микропроцессора в диапазоне температур от -50 °С до 120 °С при номинальном уровне напряжения в 5 В.

В условиях нашей страны экспериментальная проверка свойств ССС-схем и даже само их развитие оказались в замкнутом круге: отсутствие убедительных практических результатов не позволяет привлечь необходимые ресурсы для разработки ССС-схем, а получение этих результатов невозможно без ресурсов на проектирование и изготовление схем.

Дополнительной трудностью при разработке ССС-схем является отсутствие ряда необходимых элементов в составе имеющихся библиотек изготовителей БИС.

В решении указанных проблемах удалось продвинуться только в последнее время.

Специалистами ИПИ РАН и ГУ НПК «Технологический центр» МИЭТ (г. Зеленоград) впервые в отечественной и зарубежной практике для полуказазных БИС была создана библиотека ССС-элементов, которая позволит разрабатывать устройства с работоспособностью, действительно не зависящей от быстродействия их элементов. Эта библиотека отвечает всем критериям построения ССС-схем, оптимальных для реализации на их основе высоконадёжных отказоустойчивых средств вычислительной техники [8].

В настоящее время завершается подготовка к производству и проведению сравнительных испытаний синхронного и самосин-




Рис. 1. Производительность микропроцессора AMULET1 и мощность потребления: —●— кривая абсолютной производительности; —◆— кривая относительной производительности

хронного вариантов исполнения тестового кристалла «Микроядро», который реализует функции вычислительного ядра 8-разрядного микроконтроллера PIC18CXX, широко используемого в отечественных разработках. Получение первых опытных образцов кристаллов, реализованных на БМК 5503, запланировано на третий квартал 2006 г. Надеемся, что оптимистические результаты разработки (по итогам моделирования и топологического проектирования на отечественной промышленной САПР БМК «Ковчег 2.6») найдут своё подтверждение и в ходе испытаний опытных кристаллов [9].

Цель настоящей работы — экспериментальная проверка уникальных свойств самосинхронности на примере двух реализаций простой ССС-схемы и, в первую очередь, определение граничного диапазона правильной работы экспериментальных образцов БИС БМК. На первом этапе предполагалось проверить только ССС-схему без сравнения её с синхронным аналогом, поскольку эксперименты с синхронными схемами в условиях более чем 10-кратного изменения задержек сложны. В дальнейшем подобное сравнение запланировано.

2. Функциональная схема

Для реализации схемы были взяты трёхразрядный счётчик и трёхразрядный сумматор в строго самосинхронном исполнении (рис. 2). При выборе схемотехнических решений не ставилась задача оптимизации быстродействия или затрат в транзисторах; были взяты наиболее простые решения.

Схема работает следующим образом. Счётчик увеличивает своё содержимое на единицу каждый цикл «рабочая фаза — спейсер». Сигналы с разрядов счётчика подаются на сумматор и суммируются с внешними сигналами N0–N2, постоянными для каждого эксперимента. Эти внешние (одионые) сигналы преобразуются в схеме в парафазный код.

После сборки всех индикаторных сигналов с помощью Г-триггеров формируется общий сигнал индикации схемы Ind. В эксперименте этот сигнал должен быть замкнут внешней связью с входным управляющим сигналом СС для обеспечения режима самогенерации — рабочего режима ССС-схем. Таким образом, на входы Di сумматора во время эксперимента подавался весь возможный диапазон чисел: от 000₈ до 111₈, а на входы Ei — константа, в данном случае 011₈.




Рис. 2. Функциональная схема устройства

Другие внешние сигналы схемы следующие: Y0–Y3 — выходы сумматора и его перенос, Reset — установка счётчика, IR — индикатор установки счётчика. В скобках на схеме указываются значения спейсеров в соответствующих точках. Более подробно со схемотехническими решениями счётчика и сумматора можно познакомиться в [10].

3. Реализация и результаты экспериментов

Приведённая схема была реализована на двух разных предприятиях по двум независимым КМДП-технологиям: 3 мкм (НПО «ФИЗИКА») и 1,6 мкм (НПК «Технологический центр» МИЭТ). Изготовленные экземпляры ССС-схемы помещались в климатическую установку. Эксперименты проводились с помощью простых приборов: регулируемого источника питания, осциллографа и логического анализатора. В экспериментах проверялась правильность работы (в разомкнутом состоянии), а также измерялась собственная частота самогенерации для оценки быстродействия.

На рис. 3 и 4 приведены результаты экспериментов по проверке работоспособности двух реализаций данной ССС-схемы.




Рис. 3. Область правильной работоспособности первой реализации ССС-микросхемы (3,0 мкм)




Рис. 4. Область правильной работоспособности второй реализации ССС-микросхемы (1,6 мкм)

Внутренний прямоугольник на рисунках показывает паспортную гарантированную область работоспособности обычных синхронных микросхем данных типов. Цифрами на рисунках обозначены собственные частоты ССС-схем в режиме самогенерации (в МГц). Обращает на себя внимание широкий диапазон значений этой частоты. Это объясняется тем, что ССС-схема работает без ожидания каких-либо тактовых сигналов и потому с быстродействием, максимально возможным в данных внешних условиях.

Левая и правая границы областей (по температуре) обусловлены возможностями климатической установки. По всей видимо-

сти, эти границы могли бы быть расширены, особенно в сторону низких температур. Время проведения эксперимента при достижении каждого требуемого значения температуры не превышало 2–3 минут.

В области низких питающих напряжений образцы ССС-схем вели себя в полном соответствии с теорией: при наступлении некоторого порогового напряжения они прекращали работу — самогенерация останавливалась, изменения выходов прекращались.

На верхних границах областей, показанных на рис. 3 и рис. 4, все экземпляры были работоспособны. При дальнейшем повышении напряжения они безвозвратно выходили из строя (также с прекращением самогенерации) в зависимости от экземпляра в диапазоне от 9,5 до 13,5 В для первой реализации и от 14,5 до 15,5 В — для второй. Всего для этих экспериментов было пожертвовано 7 и 5 экземпляров микросхем первой и второй реализаций соответственно.

4. Заключение

Впервые в России проведено прямое экспериментальное исследование ряда теоретически утверждаемых свойств строго самосинхронных схем: независимости правильной работы от задержек элементов, безопасности функционирования, беспрецедентно широкого диапазона работоспособности.

Экспериментальное исследование образцов ССС-микросхемы показало следующие результаты.

1. Образцы схем устойчиво и правильно работают во всех приведённых на рисунках диапазонах температур и напряжений питания. Неправильных результатов счёта не обнаружено.

2. Диапазон работоспособности по температуре от –80 до 130 °С определялся только возможностями климатической установки и, скорее всего, может быть расширен.

3. Задержки элементов схемы и, соответственно, её быстродействие в исследованной области работы менялись более чем в 10 раз при сохранении правильности функционирования.

4. Проведённые эксперименты полностью подтверждают теоретические выводы по поведению ССС-схем.

Авторы выражают благодарность А. В. Розе и Ю. М. Дмитриеву (НПО «ФИЗИКА») за помощь в работе.

Список литературы

1. Автоматное управление асинхронными процессами в ЭВМ и дискретных системах / Под ред. В.И. Варшавского. — М.: Наука, 1986. — 398 с.
2. *Филин А.В., Степченко Ю.А.* Компьютеры без синхронизации // Системы и средства информатики. Вып. 9. — М.: Наука, 1999. — С. 247–261.
3. *Hauck S.* Asynchronous design methodologies: An overview // Proc. of the IEEE. — 1995. — V. 83, № 1. — P. 69–93.
4. *Степченко Ю.А., Дьяченко Ю.Г., Петрухин В.С., Филин А.В.* Цена реализации уникальных свойств самосинхронных схем // Системы и средства информатики. Вып. 9. — М.: Наука, 1999. — С. 261–292.
5. *Рождественский Ю.В., Морозов Н.В., Степченко Ю.А., Рождественскене А.В.* Универсальная подсистема анализа самосинхронных схем // Наст. сборник.
6. Annual report 2002. TIME Laboratory. — Grenoble: Techniques of informatics and microelectronics for computer architecture, 2003. — P. 39–53. (<http://time.imag.fr>.)
7. *Woods J.V., Day P., Furder S.B. et al.* AMULET1: an asynchronous ARM microprocessor // IEEE Transactions Computers. — 1997. — V. 46, № 4. — P. 385–397.
8. *Степченко Ю.А., Денисов А.Н., Дьяченко Ю.Г., Гринфельд Ф.И., Филимоненко О.П., Фомин Ю.П.* Библиотека элементов БМК для критических областей применения // Системы и средства информатики. Вып. 14 — М.: Наука, 2004. — С. 318–361.
9. *Степченко Ю.А., Петрухин В.С., Дьяченко Ю.Г.* Опыт разработки самосинхронного ядра микроконтроллера на базовом матричном кристалле // Тр. конференции «Проблемы разработки перспективных микроэлектронных систем — 2005» / Под общ. ред. А.Л. Стемпковского — М.: ИППМ РАН, 2005. — С. 235–242.
10. Исследование программируемости, алгоритмических и схемотехнических проблем проектирования рекуррентных компьютеров. Шифр: «Парсек». № г.р. 01.2.00.412412. Отчёт о НИР (промежуточный). — М.: ИПИ РАН, 2005. — 250 с.

УДК 621.3.049.77+004.312

СИСТЕМА ТЕСТИРОВАНИЯ САМОСИНХРОННЫХ МИКРОСХЕМ¹

*В.С. Петрухин, Ю.А. Степченко, Н.В. Морозов,
Д.Ю. Степченко*

Рассмотрены основные проблемы сопряжения контрольно-измерительного оборудования с самосинхронными микросхемами. Для проведения тестирования и сравнительных испытаний синхронного и самосинхронного образцов микросхем в лабораторных условиях рассмотрена структура аппаратных и программных средств системы автоматизированного тестирования опытных кристаллов (САТОК). Детально представлен интерфейс взаимодействия пользователя с системой тестирования.

1. Введение

С ростом степени интеграции традиционные системы синхронизации становятся всё более громоздкими и малоэффективными. Используемая в них глобальная синхронизация вызывает ряд проблем: недоиспользование производительности (из-за необходимости ориентации на худший случай); повышение вероятности сбоя вследствие роста числа «точек» арбитража; отрицательное воздействие параметрической неустойчивости элементов; трудность выполнения требований к точности и стабильности частоты синхронизации и ряд других [1]. Это заставляет разработчиков обращаться к альтернативным принципам координации взаимодействия компонентов системы: асинхронному, квазисамосинхронному и самосинхронному (СС). Многообещающим представляется использование СС-подхода (построение СС-схем, работа которых не зависит от задержек их элементов), особенно для разработки гарантоспособной аппаратуры [2].

Для подтверждения декларируемых достоинств СС-схемотехники ИПИ РАН разработал и совместно с НПК «Технологиче-

¹ Работа выполнена при финансовой поддержке по Государственному контракту № 1.4/03 (регистрация РАН: № 10002-251/ОИТВС-04/103-098/260503-201).