

РЕКУРРЕНТНАЯ АРХИТЕКТУРА ДЛЯ РЕЧЕВЫХ ПРИЛОЖЕНИЙ

Ю.А. Степченко

В качестве первоочередной области апробации эффективности разрабатываемой рекуррентной параллельной архитектуры [1] предлагается реализация набора конкретных задач в области речевых технологий, имеющих широкое практическое применение [2]: распознавание отдельных слов-команд, синтез речевых сообщений и т.д. Реализация таких приложений характеризуется не только естественной параллельностью (требует многих Вычислителей), но и повышенными требованиями к производительности отдельных односекционных (одноядерных) процессоров.

В докладе представлены результаты разработки структуры односекционных рекуррентных Вычислителей, удовлетворяющих требованию суперскалярности - организации параллельной работы (в рамках одного цикла - шага вычислительного процесса) следующих вычислительных ресурсов: 16-разрядного АЛУ с регистром-аккумулятором результата (*A*) устройства умножения с аккумуляцией, состоящего из 40-разрядного арифметического устройства, умножителя и двух регистров-аккумуляторов (*B* и *O*); с двигателя и устройства округления. Этим свойством - суперскалярностью - в той или иной степени обладают отдельные представители современных DSP-процессоров.

Статистический анализ типовых алгоритмов обработки речи выявил целесообразность введения ограниченного числа специализированных команд, существенно повышающих эффективность реализации вычислительных задач данного класса: реализацию базовой операции быстрого преобразования Фурье; вычисления евклидова расстояния, LPS- параметров и LMS-коэффициентов.

Ранее предлагавшаяся структурная организация секционного Вычислителя уточнена и конкретизирована, дополнена процедурами хранения и вовлечения в вычислительный процесс постоянных параметров- констант - коэффициентов фильтрации, поворотных коэффициентов и т. д. Из структуры рекуррентного операционного устройства (РОУ) удалена кольцевая шина обмена результатами между секциями, которая показала низкую эффективность. После придания Вычислителю свойств суперскалярности и расширения системы команд межсекционный трафик резко сократился, а введение общей шины обмена промежуточными результатами позволило повысить гибкость межсекционного обмена.

Основной результат предложенных усовершенствований рекуррентных секционных Вычислителей и РОУ в целом заключается в том, что один шаг (итерация) типовых алгоритмов рассмотренного класса может быть реализован за один вычислительный цикл. Т.е. может быть достигнут теоретический предел производительности их реализаций.

Литература

1. *Степченко Ю.А., Петрухин В.С.* Перспективы развития потоковых сигнальных процессоров и возможная реализация рекуррентного обработчика сигналов // Системы и средства информатики: Спец. вып. Методы и средства разработки информационно-вычислительных систем и сетей. - М.: ИПИ РАН, 2004.-С. 89-133.
2. *Рождественский Ю.В.* Реализация основных алгоритмов обработки речевой информации на коммерческих сигнальных процессорах малой вычислительной мощности // Наст. сб.