Патенты научной группы на базе отдела 22 ИПИ РАН



Самосинхронный одноразрядный троичный сумматор.

Пат. 2574818 Российская Федерация, МПК H03K 3/00. Самосинхронный одноразрядный троичный сумматор. / Рождественский Юрий Владимирович, Степченков Юрий Афанасьевич, Бобков Сергей Геннадьевич, Дьяченко Юрий Георгиевич; заявитель и патентообладатель Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН). ‑ № 2014141554/08 ; заявл. 15.10.14; опубл. 10.02.16, Бюл. № 4. ‑ 14 с.

Self-timed RS-trigger with the enhanced noise immunity

Self-timed RS-trigger with the enhanced noise immunity: США 31.07.2012 г. U.S.Patent № 8232825 / H03K 3/037 / Igor Anatollevlch Sokolov, Yury Afanasievich Stephchenkov, Yury Georgievich Dyachenko ; Assignee: Institute of Informatics Problems of The Russian Academy of Sciences (IPI RAN), Moscow ‑ US 2011/0121877 A1 May 26,2011

The invention describes self-timed RS-trigger With the enhanced noise immunity. Declared effect is achieved due to that circuit containing storage unit (1), indication unit (2), paraphase data input (3, 4), paraphase data output (5, 6), and indication output (7), is modi?ed by adding tWo inverters (8, 9) and preindication unit (10). Inverters increase output capability of the trigger’s paraphase data output and provide an electric isolation of the outputs of the storage unit from an external environment that leads to increasing immunity of the data stored in the trigger to in?uence of noises at signal Wires. The preindication unit provides the trigger’s indicatability.

Self-timed trigger with single-rail data input

Self-timed trigger with single-rail data input: США 04.12.2012 г. U.S.Patent № 8324938 / H03K 19/20 H03K 3/00 / Igor Anatollevlch Sokolov, Yury Afanasievich Stephchenkov, Yury Georgievich Dyachenko ; Assignee: Institute of Informatics Problems of The Russian Academy of Sciences (IPI RAN), Moscow ‑ US 2011/0121877 A1 May 26,2011

A self-timed implementation of single-stage and tWo-stage self-timed triggers With single-rail data input is provided. This is achieved by a circuit containing storage unit With element indicating transition termination, single-rail data input, control input, data output, and indication output, into Which a conversion unit is added Which converts single-rail data input and control input signals and has data input, control input, data output and control output. An additional feedback output alloWs for speeding-up transition of device, Which is a source of the single-rail data input of the trigger.

Формирователь парафазного сигнала с низким активным уровнем входа управления

Пат. 2475952 Российская Федерация, МПК H03K 3/037. Формирователь парафазного сигнала с низким активным уровнем входа управления / Степченков Ю.А., Дьяченко Ю.Г., Петрухин В.С., Волчек В.Н., Зеленов Р.А. ; заявитель и патентообладатель ИПИ РАН. ‑ № 2011129015/08 ; заявл. 13.07.11; опубл. 20.02.13, Бюл. № 5. ‑ 8 с.

Изобретение относится к области импульсной и вычислительной техники и может быть использовано при построении самосинхронных вычислительных устройств, систем цифровой обработки информации. Техническим результатом является обеспечение самосинхронной реализации формирования парафазного сигнала с низким активным уровнем входа управления, гарантирующей работоспособность устройства при любых задержках составляющих его элементов. Устройство содержит инвертор, элемент И- ИЛИ-НЕ, два элемента И-НЕ, выходы которых формируют парафазный информационный сигнал.

Формирователь парафазного сигнала с высоким активным уровнем входа управления

Пат. 2469470 Российская Федерация, МПК H03K 3/00. Формирователь парафазного сигнала с высоким активным уровнем входа управления / Степченков Ю.А., Дьяченко Ю.Г., Шнейдер А.Ю., Прокофьев А.А., Хилько Д.В. ; заявитель и патентообладатель ИПИ РАН. ‑ № 2011129014/08 ; заявл. 13.07.11; опубл. 20.02.13, Бюл. № 34. ‑ 6 с.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении самосинхронной реализации формирователя парафазного сигнала с высоким активным уровнем входа управления, гарантирующей работоспособность формирователя при любых задержках составляющих его элементов. Формирователь парафазного сигнала с высоким активным уровнем входа управления, содержащий инвертор, элемент ИЛИ-И-НЕ, информационный унарный вход, подключенный к входу инвертора, управляющий вход, подключенный к входу второй группы входов ИЛИ элемента ИЛИ-И- НЕ, и две составляющие информационного выхода, вход инвертора соединен со вторым входом первой группы входов ИЛИ элемента ИЛИ-И-НЕ, выход инвертора подключен к первому входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ, причем в схему введены два элемента ИЛИ-НЕ, первые входы первого и второго элементов ИЛИ-НЕ соединены с выходом и входом инвертора соответственно, вторые входы первого и второго элементов ИЛИ-НЕ подключены к выходу элемента ИЛИ-И-НЕ, а выходы первого и второго элементов ИЛИ-НЕ формируют парафазный сигнал и подключены к первой и второй составляющим информационного выхода формирователя соответственно.

Комбинированный Г-триггер с единичным спейсером

Пат. 2434318 Российская Федерация, МПК H03K 3/00. Комбинированный Г-триггер с единичным спейсером / Степченков Ю.А., Дьяченко Ю.Г., Плеханов Л.П., Петрухин В.С., Степченков Д.Ю. ; заявитель и патентообладатель ИПИ РАН. ‑ № 2010111294/08 ; заявл. 25.03.10; опубл. 20.11.11, Бюл. № 32. ‑ 10 с.

Изобретение относится к импульсной и вычислительной технике и может использоваться для индикации окончания переходных процессов при переключениях вычислительных устройств и систем цифровой обработки информации. Техническим результатом является обеспечение возможности индикации однофазных сигналов наряду с парафазными сигналами с единичным спейсером путем формирования выходного сигнала, переключающегося в состояние, идентичное состоянию входных сигналов. Комбинированный Г-триггер с единичным спейсером содержит n парафазных входов, комбинационный элемент с инверсией и выход, причем выход комбинационного элемента с инверсией подключен к выходу триггера, причем, в схему введены m однофазных входов и индикаторный элемент, выполняющий функцию: где P1, PB1, …, Рn, PBn - прямая и инверсная составляющие парафазных входов с первого по n-й соответственно, I1,…,Im - однофазные входы, G - выход Г-триггера, выход F индикаторного элемента соединен с входом комбинационного элемента с инверсией, и подключением его выхода ко входу комбинационного элемента с инверсией.

Самосинхронный RS-триггер с повышенной помехоустойчивостью (варианты)

Пат. 2427955 Российская Федерация, МПК H03K 3/037. Самосинхронный RS-триггер с повышенной помехоустойчивостью (варианты) / Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г. ; заявитель и патентообладатель ИПИ РАН. ‑ № 2009124990/08 ; заявл. 01.07.09; опубл. 27.08.11, Бюл. № 24. ‑ 42 с.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом является повышение помехоустойчивости самосинхронного RS- триггера. Устройство содержит блок памяти, блок индикации окончания процессов переключения элементов в триггере, инверторы, блок пре-индикации, отслеживающий окончание переходных процессов в триггере вместе с блоком индикации.

Самосинхронный триггер с однофазным информационным входом

Пат. 2405246 Российская Федерация, МПК H03K 3/00. Самосинхронный триггер с однофазным информационным входом / Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г. ; заявитель и патентообладатель ИПИ РАН. ‑ № 2008114199/09 ; заявл. 15.04.08; опубл. 27.11.10, Бюл. № 33. ‑ 32 с.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств. Достигаемый технический результат - обеспечение самосинхронной реализации триггера с однофазным информационным входом, гарантирующей работоспособность триггера при любых задержках составляющих его элементов. Самосинхронный триггер с однофазным информационным входом содержит блок хранения и блок конвертирования, выполненные на элементах И-ИЛИ-НЕ или ИЛИ-И-НЕ.

Двоичный самосинхронный счетчик с предустановкой

Пат. 2392735 Российская Федерация, МПК H03K 23/00. Двоичный самосинхронный счетчик с предустановкой / Степченков Ю.А., Плеханов Л.П., Дьяченко Ю.Г. ; заявитель и патентообладатель ИПИ РАН. ‑ № 2008121461/09 ; заявл. 29.05.08; опубл. 10.12.09, Бюл. № 17. ‑ 11 с.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Достигаемый технический результат - обеспечение самосинхронной предустановки счетчика в заданное состояние. Двоичный самосинхронный счетчик содержит n однотипных разрядов, схемы поразрядной индикации готовности входов начальной установки и окончания предустановки, выходы которых объединяются на гистерезисных триггерах, формирующих сигнал окончания предустановки в счетчике.

Однотактный самосинхронный RS–триггер с предустановкой и входом управления

Пат. 2391772 Российская Федерация, МПК H03K 3/00. Однотактный самосинхронный RS-триггер с предустановкой и входом управления / Степченков Ю.А., Дьяченко Ю.Г., Филин А.В., Морозов Н.В. ; заявитель и патентообладатель ИПИ РАН. ‑ № 2008135091/09 ; заявл. 01.09.08; опубл. 10.06.10, Бюл. № 16. ‑ 18 с.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Достигаемый технический результат - обеспечение реализации синхронной и самосинхронной предустановки в однотактном самосинхронном RS-триггере с парафазным информационным входом и входом управления. Однотактный самосинхронный RS- тригтер с предустановкой и входом управления содержит блок памяти и блок индикации. Устройство в зависимости от типа спейсера парафазного информационного входа выполнено на элементах И-ИЛИ-НЕ или ИЛИ- И-НЕ.