Государственная регистрация программы для ЭВМ № от 25.11.2024 Бюл. № 12. Программный комплекс автоматизированного логического анализа на самосинхронность сбоеустойчивых цифровых устройств АСКЕТ. Морозов Николай Викторович, Дьяченко Юрий Георгиевич, Степченков Юрий Афанасьевич; заявитель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). № заявки 2024687446, дата поступления заявки 15.11.2024.
Программный комплекс автоматизированного логического анализа на самосинхронность сбоеустойчивых цифровых устройств АСКЕТ предназначен для анализа асинхронных сбоеустойчивых схем на самосинхронность, независимость их поведения от задержек логических элементов, опирающегося на событийные модели функционирования электронных схем. Схема определяется системой булевых уравнений, удовлетворяющей гипотезе Маллера относительно задержек логических элементов.
В состав программного комплекса АСКЕТ также входят две функции подготовки Verilog схемы к анализу. Это преобразование форматов исходного описания схемы (модуль «Конвертор Verilog–CIR») и входной контроль схемы и подготовки спейсерного начального состояния схемы (модуль «Проверка CIR»).
Программный комплекс АСКЕТ может быть использован в составе подсистемы САПР самосинхронных цифровых схем для разработки специализированных самосинхронных сбоеустойчивых устройств.