Современные микропроцессоры и потоковые архитектуры

Волчек В. В. Современные микропроцессоры и потоковые архитектуры // Первая школа молодых ученых ИПИ РАН — 2010. Сборник докладов – М.: ИПИ РАН, 2013 – С. 34-41.

Аннотация: В статье рассматривается текущее состояние архитектур микропроцессоров, обозначены их некоторые недостатки. В качестве перспективных архитектур микропроцессоров, способных справиться с обозначенными недостатками, рассматриваются потоковые архитектуры, на примере исследований и разработок, ведущихся в России и за рубежом.

Цифровой сигнальный процессор с нетрадиционной рекуррентной потоковой архитектурой

Волчек В.Н., Степченков Ю.А., Петрухин В.С., Прокофьев А.А., Зеленов Р.А. Цифровой сигнальный процессор с нетрадиционной рекуррентной потоковой архитектурой // Проблемы разработки перспективных микро- и наноэлектронных систем — 2010. Сборник трудов / под общ. ред. академика А.Л.Стемпковского. М.:ИППМ РАН, 2010. С. 412-417.

Volchek V.N., Stepchenkov Yu.A., Petrukhin V.S., Prokofyev A.A., Zelenov R.A. Digital Signal Processor With Non-Conventional Recurrent Data-Flow Architecture // Problems of Perspective Micro- and Nanoelectronic Systems Development — 2010. Proceedings / edited by A. Stempkovsky, Moscow, IPPM RAS, 2010. P. 412-417.

Аннотация: В статье представлены результаты разработки цифрового сигнального процессора с нетрадиционной рекуррентной потоковой архитектурой. Помимо специфики самой архитектуры, рассматриваются особенности организации вычислительного устройства, ориентированного на эффективное исполнение алгоритмов цифровой обработки сигналов. Отмечено, что в качестве аппаратного базиса для разработки используется ПЛИС фирмы Altera семейства Stratix III, а в качестве языка описания аппаратуры – язык VHDL. Показаны особенности VHDL-описания основных функциональных блоков для эффективного синтеза в ПЛИС. Приведены результаты синтеза.

Abstract: The paper presents implementation results of the digital signal processor with nonconventionalrecurrent data-flow architecture. It is considered that the computer device focused on effective execution of digital signal processing algorithms has organization features, in addition to this architecture specificity. The paper shows that the hardware involved with this work is based on FPGA Stratix III produced by Altera, and as the design entry language VHDL is used. It is demonstrated that the synthesis efficiency of the basic functional blocks in FPGA depends on VHDL coding style.

Реализация основных алгоритмов обработки речевой информации на коммерческих сигнальных процессорах малой вычислительной мощности

Рождественский Ю.В. Реализация основных алгоритмов обработки речевой информации на коммерческих сигнальных процессорах малой вычислительной мощности // Сборник трудов конференции «Проблемы и методы информатики», II Научная сессия ИПИ РАН,  М.: ИПИ РАН, 2005. С. 136-137.

Аннотация: Доклад посвящен изложению результатов исследования алгоритмической базы речевых технологий применительно к сигнальным процессорам малой вычислительной мощности. Цели работы — определение круга задач в области речевых технологий, набора основных алгоритмов обработки речи и их функциональный состав, оценка возможности распараллеливания вычислительных процедур связанных с физиологическим восприятием звукаи особенностей алгоритмов обработки речевой информации и исследование возможности реализации данных алгоритмов.

Рекуррентная архитектура для речевых приложений

Степченков Ю.А. Рекуррентная архитектура для речевых приложений // Сборник трудов конференции «Проблемы и методы информатики», II Научная сессия ИПИ РАН,  М.: ИПИ РАН, 2005. С. 221-222.

Аннотация: В докладе представлены результаты разработки структуры односекционных рекуррентных Вычислителей, удовлетворяющих требованию суперскалярности — организации параллельной работы (в рамках одного цикла — шага вычислительного процесса) следующих вычислительных ресурсов: 16-разрядного АЛУ с регистром-аккумулятором результата (А) устройства умножения с аккумуляцией, состоящего из 40-разрядного арифметического устройства, умножителя и двух регистров-аккумуляторов (В и О; с двигателя и устройства округления.