Устойчивость самосинхронных комбинационных схем к кратковременным логическим сбоям

Ю.А. Степченков, Ю.Г. Дьяченко, Ю. В. Рождественский, Н.В. Морозов, Д.Ю. Степченков, Д.Ю. Дьяченко. Устойчивость самосинхронных комбинационных схем к кратковременным логическим сбоям / Системы и средства информатики, – М.: ТОРУС ПРЕСС, Т. 30, № 2, 2020 – С. 4-10

DOI:10.14357/08696527200201

Аннотация: Рассматривается вопрос устойчивости самосинхронных (СС) комбинационных схем, изготовленных по технологии комплементарный металл — диэлектрик — полупроводник (КМДП), к кратковременным логическим сбоям (ЛС), вызываемым внешними причинами или внутренними помехами, не приводящими к разрушению полупроводниковых структур. Обсуждаются последствия воздействия физических причин, приводящих к ЛС в микросхеме, изготовленной по КМДП-технологии с проектными нормами 65 нм и ниже. Введена классификация ЛС в СС комбинационных КМДП-схемах в зависимости от времени их появления и типа сбоя. Самосинхронные схемы имеют более высокую степень устойчивости к кратковременным ЛС, чем их синхронные аналоги, благодаря двухфазной дисциплине работы, запрос- ответному взаимодействию и парафазному кодированию информационных сигналов. Предложены схемотехнические и топологические методы, обеспечивающие снижение чувствительности СС комбинационных КМДП-схем к логическим сбоям за счет гарантированного отсутствия биполярного влияния источника ЛС на элементы, формирующие парафазные сигналы, и на их трассы в топологи схемы.

Универсальный функциональный метод анализа больших самосинхронных схем

Л.П. Плеханов, В.Н. Захаров. Универсальный функциональный метод анализа больших самосинхронных схем / Системы и средства информатики, – М.: ТОРУС ПРЕСС, Т. 30, № 2, 2020 – С. 11-20

DOI: 10.14357/08696527200202

Аннотация: Одна из главных задач создания самосинхронных (CC) электронных схем- анализ их самосинхронности. Известные событийные методы не обеспечивают полного анализа СС-схем реальной сложности из-за чрезмерного объема вычислений. В рамках функционального подхода предложен универсальный метод, основанный на автоматическом разделении схемы на минимальные СС-ячейки. Метод позволяет радикально уменьшить необходимые вычисления и анализировать самосинхронность схем любого размера.

Improvement of the Natural Self-Timed Circuit Tolerance to Short-Term Soft Errors

Yuri Afanasyevich Stepchenkov, Anton Nikolaevich Kamenskih, Yuri Georgievich Diachenko, Yuri Vladimirovich Rogdestvenski, Denis Yuryevich Diachenko. Improvement of the Natural Self-Timed Circuit Tolerance to Short-Term Soft Errors / Advances in Science, Technology and Engineering Systems Journal Vol. 5, No. 2, 44-56 (2020). DOI: 10.25046/aj050206

Abstract: The paper discusses the features of the implementation and functioning of digital self-timed circuits. They have a naturally high tolerance to short-term single soft errors caused by various factors, such as nuclear particles, radiation, and others. Combinational self-timed circuits using dual-rail coding of signals are naturally immune to 91% of typical soft errors classified in the paper. The remaining critical soft errors are related to the state of the dual-rail signal, opposite to the spacer and forbidden in traditional dual-rail coding of signals. Paper proposes to consider this state as the second spacer and to indicate it as a spacer to increase the self-timed circuit tolerance to soft errors. Together with an improved indication of the self-timed pipeline, this provides masking of 100% of the considered typical soft errors in combinational self-timed circuits. Due to internal feedback, self-timed latches and flip-flops are less protected from soft errors, as are synchronous memory cells. But thanks to their indication and the input and output signals generation discipline, they are also immune to 89% of typical soft errors. Usage of the self-timed latches and flip-flops with dual-rail coding of information outputs increases the tolerance of self-timed latches and flip-flops to soft errors by 2%. Application of the DICE-like approach to circuitry and layout design of sequential self-timed circuits provide an increase in their tolerance to the single soft errors up to the level of 100%.

Оптимизация индикации многоразрядных самосинхронных схем

Ю. А. Степченков, Ю. Г. Дьяченко, Ю. В. Рождественский, Н. В. Морозов, Д. Ю. Степченков, Д. Ю. Дьяченко. Оптимизация индикации многоразрядных самосинхронных схем // Системы и средства информатики, – М.: ТОРУС ПРЕСС, Т. 29, № 4, 2019 – С. 14-27

DOI: 10.14357/08696527190402

Аннотация: Индикаторная подсхема в самосинхронных (СС) схемах обеспечивает контроль окончания переключения всех элементов в текущую фазу и управление взаимодействием функциональных блоков. С увеличением разрядности СС-схемы растет и вклад индикаторной подсхемы в задержку переключения схемы. В статье рассматриваются вопросы оптимизации индикаторной подсхемы и организации СС-конвейера для обеспечения более высокого быстродействия всей схемы. Для реализации разряда регистров хранения промежуточных данных в ступенях конвейера предлагается использовать вместо обычного СС-К8-трпггера гистерезисный триггер, имеющий меньшую сложность и обеспечивающий хранение как рабочего, так и спей- серного состояния парафазных данных. Дисциплина управления фазами ступеней конвейера с помощью общих индикаторных выходов соседних ступеней конвейера заменяется принципом поразрядной индикации и управления фазами, использующей параллельность вычислений в многоразрядных СС-схемах. Предлагаемые решения обеспечивают существенное повышение быстродействия СС-схем за счет незначительного усложнения индикаторной подсхемы.

Характеризация последовательностных самосинхронных элементов

Ю.А. Степченков, Ю.Г. Дьяченко, Н.В. Морозов, Д.Ю. Степченков, Д.Ю. Дьяченко Д.Ю. Характеризация последовательностных самосинхронныхэлементов / Системы и средства информатики, – М.: ТОРУС ПРЕСС, Т. 29, № 3, 2019 – С. 104-113

DOI:10.14357/08696527190309

Аннотация: Специфика функционирования самосинхронных (СС) схем предъявляет особые требования к процедуре их характеризации. Процедура должна учитывать дисциплину формирования информационных и фазовых сигналов на основе задаваемых пользователем атрибутов входов и выходов характеризуемого элемента. Предложена методика уточнения процесса характеризации для последовательностных CC-элементов, основанная на использовании векторов определения статических значений или направлений переключения входов и выходов. Алгоритмизация и реализация предложенного подхода в новой версии системы автоматизированной характеризации интегральных библиотек (САХИБ) повысили ее эффективность и обеспечили достоверную характеризацию всех типов последовательностных элементов из библиотеки СС-элементов для 65-нанометровой КМОП (комплеменарный металл-оксид-полупроводник) технологии. Автоматическое дополнение в процессе характеризации моделей последовательностных элементов конструкциями анализа порядка изменения сигналов на их входах и предупреждения о некорректной последовательности входов облегчает и ускоряет проектирование CC цифровых схем.

Синтез самосинхронных комбинационных секций функциональным методом.

Плеханов Л.П. Синтез самосинхронных комбинационных секций функциональным методом. Системы и средства информатики // Системы и средства информатики» – М.: ТОРУС ПРЕСС, Т. 27, № 2, 2017 – С. 85-97.

DOI: 10.14357/08696527170208

Аннотация: Для разработки самосинхронных (СС) электронных схем, обладающих уникальными свойствами, необходимы специальные методы. Комбинационные схемы могут быть построены из нескольких секций, представляющих собой множество элементов, выполняющих параллельные функциональные преобразования. Известный событийный метод синтеза СС-схем имеет лишь теоретическое значение и непригоден для реального проектирования. В предлагаемом функциональном методе работа секции описывается не событиями (переключениями элементов), а логическими функциями и уравнениями. Метод заключается в составлении и решении логических уравнений. Метод решает задачу синтеза в самом общем виде и позволяет подбирать элементы для реализации из полузаказных или заказных библиотек.

Модели отказоустойчивых самосинхронных схем

Ю. А. Степченков, А. Н. Каменских, С. Ф. Тюрин, Ю. В. Рождественский. Модели отказоустойчивых самосинхронных схем // Системы и средства информатики, 2016.  Т. 26.  № 4.  С. 19-30. DOI: 10.14357/08696527160402

Аннотация: Разработка аппаратуры для цифровых вычислительных систем, отличающейся как высокой надежностью, так и энергоэффективностью, является одной из важнейших задач XXI в. Использование самосинхронных (CC) схем позволяет повысить их энергоэффективность. Однако увеличение аппаратных затрат при CC-исполнении обычной, неотказоустойчивой аппаратуры приводит к снижению ее надежности. Cамосинхронное исполнение отказоустойчивой аппаратуры позволяет повысить не только ее надежность, но и улучшить комплексный показатель «энергозатраты-надежность». Дальнейшее развитие методов обеспечения отказоустойчивости CC-схем с учетом их специфики позволит компенсировать их недостатки, такие как сложность проектирования, за счет значительно лучших комплексных показателей эффективности. В статье разрабатываются модели и алгоритмы обнаружения неисправностей для методов обеспечения активной отказоустойчивости, что позволяет повысить достоверность функционирования (ДФ) и коэффициент готовности.

Анализ самосинхронности электронных схем на нижнем уровне иерархии

Плеханов Л.П. Анализ самосинхронности электронных схем на нижнем уровне иерархии. Системы и средства информатики // Системы и средства информатики» – М.: ТОРУС ПРЕСС, Т. 26, № 2, 2016 – С. 23-42.
DOI: 10.14357/08696527160202

Аннотация: Самосинхронные электронные схемы, обладающие уникальными свойствами, требуют обязательного анализа на свойство самосинхронности. При анализе необходимо вычислить и проверить все рабочие состояния схемы и переходы между ними. Существующие событийные методы оперируют всеми уравнениями схемы одновременно. Для практических схем большого размера анализ этими методами приводит к неприемлемым вычислительным затратам. Предложенный ранее автором функциональный иерархический метод позволяет анализировать схемы по частям «снизу вверх». Уравнения схемы анализируются только на нижнем уровне иерархии, на верхних уровнях используются взаимосвязи фрагментов и параметры, полученные на нижних уровнях. Метод обеспечивает эффективный анализ схем все возрастающих размеров. В данной статье подробно описывается функциональный метод на нижнем уровне иерархии.

Отказоустойчивый самосинхронный последовательно-параллельный порт: варианты реализации

Ю. А. Степченков, А. Н. Каменских, С. Ф. Тюрин, Ю. Г. Дьяченко. Отказоустойчивый самосинхронный последовательно-параллельный порт: варианты реализации // Системы и средства информатики, 2016. Т. 26. № 3. С. 48-59.

DOI: 10.14357/08696527160303

Аннотация: Создание элементов и устройств, сочетающих в себе как надежность (отказоустойчивость), так и энергоэффективность, является одним из важнейших направлений развития вычислительной техники. Применение самосинхронных (СС) схем обусловлено их уникальными свойствами — широким диапазоном работоспособности, самопроверяемостью относительно константных консервативных неисправностей (ККН), снижением энергопотребления. Наличие встроенных элементов рабочего контроля в СС-схемах сделало наиболее перспективными и активно развивающимися методы обеспечения активной отказоустойчивости. Однако для некоторых областей применения необходимо обеспечение пассивной отказоустойчивости. Рассматриваются ключевые отличия в методах обеспечения отказоустойчивости, предлагаются технические решения, реализующие наиболее эффективные методы, и проводится расчет их показателей надежности, а также сравнение с применением комплексных показателей эффективности.

Проблема анализа полумодулярности и энергонадежности отказоустойчивых самосинхронных схем

Каменских А.Н., Степченков Ю.А, Тюрин С.Ф. Проблема анализа полумодулярности и энергонадежности отказоустойчивых самосинхронных схем. // М.: Знак, Электротехника, № 11, 2015. С. 27-31.(индексируется в Scopus).

Kamensky A.N., Stepchenkov Yu.A, Tyurin S.F. Problems of the analysis of semi modularity and power-reliability of fault-tolerant self-timed circuits /M: Electro engineering, 2015, No. 11. p. 27-31 (is indexed in Scopus).

Аннотация: Самосинхронные устройства, не зависящие от задержек элементов часто позиционируют как высоконадежные, однако вопросы создания отказоустойчивых самосинхронных цифровых схем до сих пор изучались слабо. Начав работать в этом направление, авторы адаптировали существующие методы проектирования отказоустойчивых комбинационных схем под самосинхронную реализацию, а также предложили ряд технических решений и методик, позволяющих существенно увеличить надежность узловых элементов – индикаторов окончания переходных процессов. Анализ полученных результатов позволил сделать вывод, что традиционные методы повышения надежности для самосинхронных устройств не позволяют достичь тех параметров, на которые рассчитывают разработчики цифровых устройств. Поэтому одной из ключевых задач на пути к созданию отказоустойчивых самосинхронных схем является разработка оригинальных методов повышения надежности и отказоустойчивого проектирования. При решении этой задачи возникает проблема анализа разрабатываемых отказоустойчивых решений на самосинхронность. В рамках решаемой задачи был сделан переход к вопросам резервирования регистровых структур. В статье анализируется взаимосвязь между масштабированием энергопотребления и надежности. Предлагается показатель энергонадёжности, позволяющий сравнивать цифровые схемы по трем ключевым на взгляд авторов показателям – энергопотребление, надежность, производительность.