Перейти к содержанию
  • Отдел 52 ФИЦ ИУ РАН
    • Новости сайта
    • Партнеры
    • Как нас найти
    • Список Программ
    • Список Патентов
    • Награды отдела 52 ФИЦ ИУ РАН
    • Рабочие материалы
  • Самосинхроная схемотехника
    • История
      • Виктор Ильич Варшавский
      • Профессор Дэвид Е. Маллер
    • Публикации
    • Патенты
    • Программные средства
    • Труды конференций
    • Монографии
    • Переводы зарубежных публикаций
  • Потоковая вычислительная архитектура
    • Патенты
    • Программные средства
    • Публикации
    • Труды конференций
    • Главная страница
    • Потоковая вычислительная архитектура
    • Патенты
1999 Патенты Потоковая вычислительная архитектура

WO1999041737 — METHOD AND APPARATUS FOR HIGH SPEED DETERMINATION OF AN OPTIMUM VECTOR IN A FIXED CODEBOOK

Dmitry Авг 19, 1999

WO1999041737 - METHOD AND APPARATUS FOR HIGH SPEED DETERMINATION OF AN OPTIMUM VECTOR IN A FIXED CODEBOOK Publication Number WO/1999/041737 Publication Date 19.08.1999 International Application No. PCT/RU1998/000041 International Filing Date…

Навигация

  • Отдел 52 ФИЦ ИУ РАН
    • Новости сайта
    • Партнеры
    • Как нас найти
    • Список Программ
    • Список Патентов
    • Награды отдела 52 ФИЦ ИУ РАН
    • Рабочие материалы
  • Самосинхроная схемотехника
    • История
      • Виктор Ильич Варшавский
      • Профессор Дэвид Е. Маллер
    • Публикации
    • Патенты
    • Программные средства
    • Труды конференций
    • Монографии
    • Переводы зарубежных публикаций
  • Потоковая вычислительная архитектура
    • Патенты
    • Программные средства
    • Публикации
    • Труды конференций

Научная деятельность

Свежие записи

  • Self-assembly phenomenon implementation problems in recurrent-dynamic architecture
  • Self-Timed Pipeline with Variable Stage Number
  • Отказоустойчивые самосинхронные схемы
  • Новости 2022 года
  • Реализация синтеза самосинхронных схем в базисе БМК

Перспективные пути реализации аппаратуры

Copyright © All rights reserved | «Blogus» исполнителя Themeansar.