Перейти к содержанию
  • Отдел 52 ФИЦ ИУ РАН
    • Новости сайта
    • Партнеры
    • Как нас найти
    • Список Программ
    • Список Патентов
    • Награды отдела 52 ФИЦ ИУ РАН
    • Рабочие материалы
  • Самосинхроная схемотехника
    • История
      • Виктор Ильич Варшавский
      • Профессор Дэвид Е. Маллер
    • Публикации
    • Патенты
    • Программные средства
    • Труды конференций
    • Монографии
    • Переводы зарубежных публикаций
  • Потоковая вычислительная архитектура
    • Патенты
    • Программные средства
    • Публикации
    • Труды конференций
    • Главная страница
    • 2020
    • Июнь
2020 Дьяченко Ю.Г. Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А. Труды конференций

Self-Timed Circuitry Retrospective

Dmitry Июн 27, 2020

Victor Zakharov, Yury Stepchenkov, Yury Diachenko, Yury Rogdestvenski. Self-Timed Circuitry Retrospective // 2020 International Conference Engineering Technologies and Computer Science EnT 2020 Moscow, Russia24-27 June 2020. P. 58-64. (indexed in…

2020 Орлов Г.А. Потоковая вычислительная архитектура Степченков Ю.А. Труды конференций Хилько Д.В.

Testing and optimization of Recurrent Signal Processor

Dmitry Июн 27, 2020

Yury Stepchenkov, Dmitry Khilko, Yury Shikunov, Georgy Orlov. Testing and optimization of Recurrent Signal Processor // 2020 International Conference Engineering Technologies and Computer Science EnT 2020 Moscow, Russia24-27 June 2020.…

Навигация

  • Отдел 52 ФИЦ ИУ РАН
    • Новости сайта
    • Партнеры
    • Как нас найти
    • Список Программ
    • Список Патентов
    • Награды отдела 52 ФИЦ ИУ РАН
    • Рабочие материалы
  • Самосинхроная схемотехника
    • История
      • Виктор Ильич Варшавский
      • Профессор Дэвид Е. Маллер
    • Публикации
    • Патенты
    • Программные средства
    • Труды конференций
    • Монографии
    • Переводы зарубежных публикаций
  • Потоковая вычислительная архитектура
    • Патенты
    • Программные средства
    • Публикации
    • Труды конференций

Научная деятельность

Свежие записи

  • Программируемое логическое устройство
  • Self-Timed Trigger Synthesis with Composite Write-Enable Input
  • Desynchronization of a synchronous circuit to synthesize self-timed circuit
  • Программируемое логическое устройство
  • Замена синхронных триггеров самосинхронными аналогами в процессе десинхронизации схемы

Перспективные пути реализации аппаратуры

Copyright © All rights reserved | «Blogus» исполнителя Themeansar.