Соколов И.А., Тюрин C.Ф., Степченков Ю.А., Дьяченко Ю.Г., Никитин М.С., Советов С.И. Новая концепция ПЛИС с выбором режима работы и двухрежимный базисный логический элемент // Системы высокой доступности, 2024. Т. 20. № 2, С. 56−64.
DOI: 10.18127/j20729472-202402-04. Инд. в Ринц, Вак, БС 2. EDN: YHCZJP.
Финансовая поддержка: Исследование выполнено в рамках НИР “Информационные, управляющие и телекоммуникационные системы 2024-2028”, шифр FFNG-2024-0010. / Funding Agency: The study was carried out within the framework Information, control and Telecommunication systems 2024-2028”, R&D No FFNG-2024-0010.
Library reference: Sokolov I.A., Tyurin S.F., Stepchenkov Yu.A., Diachenko Yu.G., Nikitin M.S., Sovetov S.I. Novel FPGA clock concept and dual-mode basic logic gate // Highly Available Systems, 2024. Vol. 20. Iss. 2. P. 56-64.
Аннотация: Постановка проблемы. Как правило, программируемые логические интегральные схемы (ПЛИС, FPGA) используют тактовый генератор, частота которого рассчитывается исходя из самого худшего случая реализации переходного процесса. Асинхронные схемы работают по реальным задержкам переходных процессов, но их проектирование гораздо сложнее. Самосинхронные (СС) схемы, предложенные Д. Маллером в конце 50-х г. ХХ в., являются одним из вариантов асинхронных схем и имеют встроенные средства подтверждения завершения переходного процесса. Благодаря этому свойству, СС-схемы характеризуются широким диапазоном работоспособности по напряжению питания и температуре окружающей среды и обеспечивают надежное функционирование при любых задержках используемых логических элементов, определяемых текущими условиями эксплуатации. В настоящее время отсутствуют коммерчески доступные СС-ПЛИС. А многочисленные попытки использования традиционных синхронных ПЛИС и средств их проектирования для создания самосинхронных прототипов не позволили реализовать в полной мере их потенциальные преимущества. Настоящая статья направлена на повышение эффективности реализации СС-ПЛИС.
Цель. Сформулировать концепцию нового типа ПЛИС — с выбором режима работы, уточнение структуры предлагаемого логического элемента и способов его реконфигурации на заданный режим работы и особенности каскадирования элементов такого типа для построения многоразрядных логических элементов.
Результаты. Предложена концепция нового типа ПЛИС повышенной гибкости — с выбором режима работы, что позволит разработчикам с помощью систем автоматизированного проектирования выбирать не только функции и связи, но и строить различные по режиму работы варианты цифровых схем: как синхронный, так и самосинхронный или их комбинацию. Также уточняется схема двухрежимного логического элемента, детали его реконфигурации и вопросы масштабирования для увеличения разрядности. Практическая значимость. Использование на практике предложенного двухрежимного базисного логического элемента позволит увеличить гибкость проектов цифровой аппаратуры на ПЛИС, что особенно важно для критических областей применения на современном этапе развития интегральной технологии в РФ.
Abstract: Typically, field programmable gate arrays (FPGAs) use a clock generator, which frequency is calculated based on the worst-case transient. Asynchronous circuits operate on real transient delays, but their design is much more complex. Self-timed (ST) circuits, proposed by D. Muller in the late 50s of the twentieth century, the asynchronous circuit subclass, have built-in means of the transition process completion acknowledging. Thanks to this property, ST circuits are characterized by a wide range of performance in terms of supply voltage and ambient temperature and ensure reliable operation at any logic cell delays determined by the current operating conditions. There are currently no commercially available self-timed FPGAs on the market. And numerous attempts to use traditional synchronous FPGAs and their design tools to create self-timed prototypes have not made it possible to fully realize their potential advantages. This article aims to improve the ST circuit FPGA-implementation efficiency. The Institute of Informatics Problems of the Federal Research Center «Computer Science and Control» of the Russian Academy of Sciences is the major center of competence in the self-timed direction in the Russian Federation. On the topic of joint scientific research with the Perm National Research Polytechnic University, a number of logical cells for ST-FPGA have been previously developed. Target. Formulation of the new FPGA type concept using the operating mode choice, clarification of the proposed logical element’s structure and methods of its reconfiguration for a given operating mode, and features of cascading elements of this type for the construction of multi-bit logical elements. The concept of a new type of FPGA with increased flexibility and operating mode selection is proposed. It allows developers to select not only functions and connections, but also to build digital circuits cases with different operating modes using computer-aided design systems: both synchronous and self-timed, or a combination of both. The design of a dual-mode logic element and details of its reconfiguration, as well as scaling issues for bit capacity increase, are also clarified. The practical use of the proposed two-mode basic logic element increases the flexibility of digital equipment projects on FPGAs, which is especially important for critical application areas at the current stage of integrated technology development in the Russian Federation.