Yuri Stepchenkov, Yuri Diachenko, Sergei Tyurin. Self-Timed Circuit Emulation on FPGA // 2024 International Russian Automation Conference (RusAutoCon) September 08-14, 2024. — IEEE, 432 – 437.
DOI: 10.1109/RusAutoCon61949.2024.10694370. (Indexed in Scopus, ядро РИНЦ )
Финансовая поддержка: Исследование выполнено при поддержке Российского научного фонда (проект 22-19-00237). / Funding Agency: The research was supported by the Russian Science Foundation (project No. 22-19-00237).
Abstract: Field programmable gate arrays (FPGAs) serve as a convenient tool for prototyping and debugging developed digital circuits. Their circuitry is optimized for synchronous unit implementation. Computer-aided design systems for digital circuits on FPGAs are also focused on synchronous projects. However, one can also use FPGAs for prototyping self-timed (ST) circuits in the mode of emulating a single-stage representation of some logical and indication cells. The paper analyzes the ST circuit indication cell implementations on the FPGAs and proposes a technique for emulating ST circuits on typical FPGAs. The paper estimates a hardware redundancy of the ST circuit implementations on FPGAs and the results of prototyping an ST unit multiplying two operands with subsequent third operand addition and subtraction without intermediate rounding on the Intel Cyclone and Arria families FPGAs.
Аннотация: Программируемые логические интегральные схемы (ПЛИС) служат удобным инструментом макетирования и отладки разрабатываемых цифровых микросхем. Их схемотехника оптимизирована для реализации синхронных устройств. Системы автоматизированного проектирования цифровых схем на ПЛИС также ориентированы на работу с синхронными проектами. Тем не менее, их можно использовать и для макетирования самосинхронных (СС) схем в режиме эмуляции однокаскадного представления некоторых логических и индикаторных элементов. Статья анализирует реализацию индикаторных элементов СС-схем на ПЛИС и предлагает методику эмуляции СС-схем на типовых ПЛИС. В статье приводятся оценки аппаратной избыточности реализации СС-схем на ПЛИС и результаты макетирования СС-устройства умножения двух операндов с последующим сложением и вычитанием третьего операнда без промежуточного округления на ПЛИС семейства Cyclone фирмы Intel.
Дополнительную информацию о содержании доклада вы можете получить на сайте конференции / You can get additional information on the content of the article on the conference website. Также вы можете связаться с авторами доклада, или с руководителем научной группы Степченковым Ю. А. ia_ste@mail.ru / You can also contact the authors of the report, or with the head of the scientific group Stepchenkov Ya. A. ia_ste@mail.ru.