Igor Sokolov, Dmitry Khilko, Georgy Orlov. Synthesis of a Self-Timed Pipeline by Converting the Description of a Synchronous Analog // 2025 International Russian Automation Conference (RusAutoCon), 07-13 September 2025. – IEEE, P. 231 — 236.
DOI: 10.1109/RusAutoCon65989.2025.11177326, EID: 2-s2.0-105018744004, Part of ISSN: 28366131 2836614X, Indexed in Scopus, ядро РИНЦ
Финансовая поддержка: Исследование выполнено за счет гранта Российского научного фонда № 25-19-00508, https://rscf.ru/project/25-19-00508/ / FundingAgency: The research was funded by a grant Russian Science Foundation No 25-19-00508, https://rscf.ru/en/project/25-19-00508/
Abstract: Automatic synthesis of digital circuits is a necessary tool that ensures an acceptable level of production cost and widespread application. Currently, the focus of digital circuit design is increasingly shifting from synchronous design towards asynchronous techniques and its subclass — self-timed (or delay-insensitive) design. Asynchronous design theoretically enables higher energy efficiency and reduces the complexity of constructing a clock tree in a digital circuit. Self-timed design, in turn, further improves energy efficiency, eliminates the need for a clock tree, and provides inherent testability, thereby increasing the reliability of the digital circuit. Over the past two decades, several methods and software tools have already been proposed to automate the synthesis of asynchronous circuits. This paper presents a method for automating the synthesis of a circuit in the form of a self-timed pipeline by converting an initial synchronous description. The method allows partitioning the original circuit into synchronous and self-timed subcircuits and includes the synthesis of an interface for their interaction. Key stages of the method include determining the boundaries of the synchronous pipeline and forming a request-acknowledge control mechanism for its operation.
Аннотация: Автоматический синтез цифровых схем является необходимым инструментом, обеспечивающим приемлемый уровень стоимости их производства и повсеместного применения. В настоящее время акценты разработки цифровых схем все более смещаются от синхронной схемотехники к асинхронной и ее подклассу – самосинхронной схемотехнике. Асинхронная схемотехника теоретически позволяет повысить энергоэффективность и снизить трудоемкость построения тактового дерева цифровой схемы. Самосинхронная схемотехника, в свою очередь, позволяет повысить энергоэффективность, устраняет необходимость построения тактового дерева и обеспечивает самопроверяемость, тем самым повышая надежность цифровой схемы. Для автоматизации синтеза асинхронных схем за предшествующие два десятилетия уже были предложены ряд методов и программных средств. В статье рассматривается метод для автоматизации синтеза схемы в виде самосинхронного конвейера путем конверсии исходного синхронного описания. Данный метод позволяет разделить исходную схему на синхронную и самосинхронные подсхемы, а также предусматривает синтеза интерфейса их взаимодействия. Ключевыми этапами метода являются определение границ синхронного конвейера и формирование схемы запрос-ответного взаимодействия для его управления.
Дополнительную информацию о содержании доклада вы можете получить на сайте конференции / You can get additional information on the content of the article on the conference website. Также вы можете связаться с авторами доклада, или с руководителем научной группы Степченковым Ю. А. ia_ste@mail.ru / You can also contact the authors of the report, or with the head of the scientific group Stepchenkov Ya. A. ia_ste@mail.ru.