Igor Sokolov, Yuri Stepchenkov, Yuri Diachenko. Self-Timed Counter Implementation Basis // 2024 International Russian Smart Industry Conference (SmartIndustryCon) Sochi, Russian Federation, 25-29 March 2024. — IEEE, P. 225-230.
DOI: 10.1109/SmartIndustryCon61328.2024.10515389. Indexed in Scopus, ядро РИНЦ.
Финансовая поддержка: Исследование выполнено при поддержке Российского научного фонда (проект 22-19-00237). / Funding Agency: The research was supported by the Russian Science Foundation (project No. 22-19-00237).
Abstract: Self-timed (ST) circuits have higher reliability in comparison with synchronous counterparts and can serve as a promising circuitry basis for microelectronic control unit implementations for robotic complexes and production systems. However, designing ST circuits is more labor-intensive and non-trivial because of the need to adhere to strict signal generation discipline and build an additional indication subcircuit. The synthesis of combinational ST circuits is quite simply formalized by means of dualizing the logical function system obtained by a logic synthesizer and adding an indication subcircuit. However, when synthesizing ST units with memory, including ST counters, this approach leads to excessive hardware redundancy and, as a consequence, to the resulting solution’s low level of performance and soft error tolerance. The article analyzes the circuitry basis for the optimal multi-bit ST counter implementation and proposes a method for synthesizing ST counters based on parameterized templates of the ST counter body and its environment, ensuring self-timed implementation, its full functional compliance with the original description, and close to optimal consumer characteristics.
Аннотация: Статья исследует проблему реализации самосинхронных (СС) двоичных счетчиков. СС-схемы демонстрируют корректное функционирование в гораздо более широком диапазоне напряжения питания и температуры окружающей среды в отличие от синхронных аналогов. Причиной этого является аппаратная избыточность, двухфазная дисциплина работы и обязательное подтверждение завершения всех переключений элементов схемы в каждой фазе ее работы, вследствие чего СС-схемы устойчиво функционируют при любых задержках элементов. Благодаря более простой индикации последовательные СС-счетчики характеризуются меньшей аппаратной избыточностью, чем комбинационные СС-схемы. Однако они требуют организации специфической процедуры для реализации СС-предустановки. Статья рассматривает схемотехнический базис реализации СС-счетчиков и предлагает техническую реализацию предустановки, обеспечивающую ее самосинхронность и оптимальность аппаратных затрат.
Дополнительную информацию о содержании доклада вы можете получить на сайте конференции / You can get additional information on the content of the article on the conference website. Также вы можете связаться с авторами доклада, или с руководителем научной группы Степченковым Ю. А. ia_ste@mail.ru / You can also contact the authors of the report, or with the head of the scientific group Stepchenkov Ya. A. ia_ste@mail.ru.