Igor Sokolov, Yuri Stepchenkov, Yuri Diachenko. Synthesis of Self-Timed Circuits with Memory // 2024 International Russian Smart Industry Conference (SmartIndustryCon) Sochi, Russian Federation, 25-29 March 2024. — IEEE, P. 511-516.
DOI: 10.1109/SmartIndustryCon61328.2024.10516224. (Indexed in Scopus, ядро РИНЦ )
Финансовая поддержка: Исследование выполнено при поддержке Российского научного фонда (проект 22-19-00237). / Funding Agency: The research was supported by the Russian Science Foundation (project No. 22-19-00237).
Abstract: Self-timed (ST) circuits have a number of advantages over synchronous counterparts. They utilize natural interaction between digital units based on data availability. Combinational ST circuits use redundant coding of information and a two-phase operating discipline, which makes it possible to detect the successful circuit switching completion in each phase. The combinational ST circuit synthesis has been well studied, formalized, and implemented in several existing computer-aided design systems for asynchronous digital units. It is based on dualizing the logical function system in order to convert single information signals into dual-rail signals with a null or unit spacer and supplementing an additional indication subcircuit that detects the completion of ST circuit switching into the current phase. The synthesis of ST circuits with memory is less amenable to formalization. The paper considers the problem of implementing typical ST units with memory, namely latches and flip-flops. It analyzes ST latch and flip-flop implementation features and their interaction with the combinational environment, which requires dual-rail coding of information signals, and offers effective circuit solutions that ensure the adequacy of their behavior in relation to synchronous counterparts.
Аннотация: Самосинхронные (СС) схемы имеют ряд преимуществ в сравнении с синхронными аналогами. Они реализуют естественное взаимодействие между цифровыми устройствами, основанное на готовности данных. Комбинационные СС-схемы используют избыточное представление информационных сигналов, а также две фазы функционирования и индикаторную подсхему, позволяющую подтверждать завершение перехода схемы в каждую фазу. Синтез комбинационных СС-схем хорошо изучен, формализован и реализован в нескольких существующих системах автоматизированного проектирования асинхронных цифровых устройств. Его основу составляет процедура дуализации системы логических функций с целью преобразования одиночных информационных сигналов в парафазные сигналы с нулевым или единичным спейсером и ввод дополнительной индикаторной подсхемы, детектирующей завершение переключения СС-схемы в текущую фазу. Синтез СС-схем с памятью в меньшей степени поддается формализации. Статья рассматривает проблему реализации типовых СС-устройств с памятью: однотактных и двухтактных триггеров. Она анализирует особенности реализации СС-триггеров и их взаимодействия с комбинационным окружением, требующим парафазного кодирования информационных сигналов, и предлагает эффективные схемотехнические решения, обеспечивающие адекватность их поведения по отношению к синхронным аналогам.
Дополнительную информацию о содержании доклада вы можете получить на сайте конференции / You can get additional information on the content of the article on the conference website. Также вы можете связаться с авторами доклада, или с руководителем научной группы Степченковым Ю. А. ia_ste@mail.ru / You can also contact the authors of the report, or with the head of the scientific group Stepchenkov Ya. A. ia_ste@mail.ru.