Зацаринный А.А., Степченков Ю.А., Дьяченко Ю.Г., Хилько Д.В., Орлов Г.А., Дьяченко Д.Ю. Сбоеустойчивые самосинхронные счетчики // Известия вузов. Материалы электронной техники, 2024. Т. 27. № 2, С. 125-131.
DOI: 10.17073/1609-3577j.met202310.588. Инд. в РИНЦ, ВАК. EDN: JDBZPO. URL: https://met.misis.ru/jour/article/view/588
Финансовая поддержка: Исследование выполнено при поддержке Российского научного фонда (проект 22-19-00237). / Funding Agency: The research was supported by the Russian Science Foundation (project No. 22-19-00237).
Library reference: Zatsarinnyy A.A., Stepchenkov Yu.A., Diachenko Yu.G., Khilko D.V., Orlov G.A., Diachenko D.Yu. Fault-tolerant self-timed counters. Izvestiya Vysshikh Uchebnykh Zavedenii. Materialy Elektronnoi Tekhniki = Materials of Electronics Engineering. 2024;27(2):125-131.
Аннотация: В статье рассмотрена проблема создания сбоеустойчивых самосинхронных (СС) счетчиков. Сбоеустойчивые самосинхронные схемы имеют более высокую сбоеустойчивость в сравнении с синхронными аналогами благодаря аппаратной избыточности, двухфазной дисциплине работы и подтверждению завершения всех инициированных переключений элементов схемы в каждой фазе. Такие схемы с памятью, в том числе и счетчики, более чувствительны к сбоям из-за возможной инверсии хранимого бита данных под влиянием сбоя. Для их сбоеустойчивой реализации используются специальные схемотехнические методы: DICE и Quatro. Проведено сравнение характеристики бистабильных ячеек DICE- и Quatro-типа, использующихся в сбоеустойчивых самосинхронных счетчиках, и даны рекомендации по их реализации.
Abstract: The article studies the fault-tolerant self-timed (ST) counter design problem. Combinational ST circuits have a higher fault tolerance in comparison with synchronous counterparts due to redundant information coding and mandatory acknowledging of the completion of all initiated circuit cells’ switches. Sequential ST circuits, including counters, are more sensitive to failures due to the presence of memory cells, the state of which can change under the influence of a failure and be remembered. For their fault-tolerant implementation, special circuitry methods, namely DICE and Quatro, are used. They are similar to the data processing channel duplication, but use transistor cross-connection in the circuit cells. This approach significantly reduces the likelihood of a change in the counter bit’s state due to a failure. The article proposes DICE-type and Quatro-type ST counter cases, compares their features and resumes recommendations for the fault-tolerant ST counter implementation.