Самосинхронный одноразрядный троичный сумматор

Пат. 2 666 890 Российская Федерация, МПК H03K 3/00. Самосинхронный одноразрядный троичный сумматор. Рождественский Юрий Владимирович, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2017144100; опубл. 12.09.2018, Бюл. № 26.

Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации, в первую очередь — в качестве элементов первого каскада дерева Уоллеса умножителей. Техническим результатом является упрощение реализации и повышение быстродействия. Устройство содержит четыре элемента И-ИЛИ-НЕ, пять элементов ИЛИ-НЕ, элемент неравнозначности с парафазными входами и выходом, два элемента И-НЕ, два элемента ИЛИ-И-НЕ, два гистерезисных триггера, два элемента И, элемент И-ИЛИ, инвертор. 2 табл., 1 ил.

Преобразователь унарного сигнала в парафазный сигнал с нулевым спейсером

Пат. 2 664 004 Российская Федерация, МПК H03K 3/00. Преобразователь унарного сигнала в парафазный сигнал с нулевым спейсером. Плеханов Леонид Петрович, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Денисов Андрей Николаевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2017105772; опубл. 14.08.2018, Бюл. № 23.

Реферат: Изобретение относится к импульсной и вычислительно технике. Технический результат — обеспечение самосинхронной реализации преобразователя унарного информационного сигнала в парафазный сигнал с нулевым спейсером. В схему, содержащую инвертор, элемент ИЛИ-И-НЕ, элемент ИЛИ-НЕ, информационный унарный вход, вход управления, парафазный информационный выход, введены второй инвертор, второй элемент ИЛИ-И-НЕ, выход инверсии входа управления и индикаторный выход, разрешающие изменение унарного входа сразу по окончании формирования рабочего состояния на парафазном выходе. 1 ил.

Преобразователь унарного сигнала в парафазный сигнал с единичным спейсером

Пат. 2 664 013 Российская Федерация, МПК H03K 3/00. Преобразователь унарного сигнала в парафазный сигнал с нулевым спейсером. Плеханов Леонид Петрович, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Денисов Андрей Николаевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2017105773; опубл. 14.08.2018, Бюл. № 23.

Реферат: Изобретение относится к импульсной и вычислительной технике. Технический результат – обеспечение самосинхронной реализации преобразователя унарного информационного сигнала в парафазный сигнал с единичным спейсером. Поставленная цель достигается тем, что в преобразователь унарного сигнала в парафазный сигнал с единичным спейсером, который содержит два инвертора, два элемента И-ИЛИ-НЕ, элемент И-НЕ, информационный унарный вход, вход управления, парафазный информационный выход, введен выход инверсии входа управления. 1 ил

Гистерезисный триггер

Пат. № 2 616 874 Российская Федерация, Гистерезисный триггер. Тюрин Сергей Феофентович, Каменских Антон Николаевич, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 201512850108; опубл. 18.04.2017, Бюл. № 11.

Реферат: Изобретение относится к области автоматики и вычислительной техники. Технический результат — повышение надежности гистерезисного триггера, используемого в самосинхронных схемах для построения индикатора окончания в них переходных процессов за счет реализации отказо- и сбоеустойчивости; относительно отказов и сбоев транзисторов; относительно обрывов проводов входов-выходов; относительно отказов источника питания, а также за счет интегрированной отказо- и сбоеустойчивость относительно отказов и сбоев транзисторов, обрывов проводов входов-выходов и отказов источника питания. Поставленная цель достигается тем, что гистерезисный триггер содержит группы из транзисторов p-проводимости, группы из транзисторов n-проводимости, вход подключения шины «+» питания, вход подключения шины «Ноль вольт», резервный вход для подключения шины питания «+», резервный вход для подключения шины «Ноль вольт», три резервных входа для первого входа триггера и три резервных входа для второго входа триггера, три резервных выхода триггера. 4 н.п. ф-лы, 1 табл., 20 ил.

Самосинхронный одноразрядный троичный сумматор

Пат. 2 574 818 Российская Федерация, МПК H03K 3/00. Самосинхронный одноразрядный троичный сумматор. / Рождественский Юрий Владимирович, Степченков Юрий Афанасьевич, Бобков Сергей Геннадьевич, Дьяченко Юрий Георгиевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский центр «Информатика и управление» Российской академии наук» (ФИЦ ИУ РАН). ‑ № 2014141554/08; заявл. 15.10.14; опубл. 10.02.2016, Бюл. № 4.

Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации. Технический результат заключается в обеспечении самосинхронной работы одноразрядного сумматора, характеризующегося отсутствием сквозного переноса при реализации на нем многоразрядного сумматора. Технический результат достигается за счет того, что в схему, содержащую два элемента И-НЕ и элемент неравнозначности, положительные и отрицательные компоненты двух слагаемых, прямой компонент первого входа переноса, прямой и инверсный компоненты второго входа переноса, прямой компонент первого выхода переноса, прямой и инверсный компоненты второго выхода переноса, положительный и отрицательный компоненты суммы, введены два элемента ИЛИ-И-ИЛИ-НЕ, два элемента ИЛИ-И-НЕ, пять элементов ИЛИ-НЕ, два элемента И-ИЛИ-НЕ, два элемента И, один элемент И-ИЛИ, два гистерезисных триггера, инвертор, нулевые компоненты входов слагаемых и выхода суммы, инверсный компонент первого входа переноса, инверсный компонент первого выхода переноса и индикаторный выход. 1 ил., 2 табл.

Формирователь парафазного сигнала с низким активным уровнем входа управления

Пат. 2 475 952 Российская Федерация, МПК H03K 3/037. Формирователь парафазного сигнала с низким активным уровнем входа управления / Степченков Ю.А., Дьяченко Ю.Г., Петрухин В.С., Волчек В.Н., Зеленов Р.А.; заявитель и патентообладатель ИПИ РАН. ‑ № 2011129015/08; заявл. 13.07.11; опубл. 20.02.2013, Бюл. № 5.

Реферат: Изобретение относится к области импульсной и вычислительной техники и может быть использовано при построении самосинхронных вычислительных устройств, систем цифровой обработки информации. Техническим результатом является обеспечение самосинхронной реализации формирования парафазного сигнала с низким активным уровнем входа управления, гарантирующей работоспособность устройства при любых задержках составляющих его элементов. Устройство содержит инвертор, элемент И- ИЛИ-НЕ, два элемента И-НЕ, выходы которых формируют парафазный информационный сигнал.

Формирователь парафазного сигнала с высоким активным уровнем входа управления

Пат. 2 469 470 Российская Федерация, МПК H03K 3/00. Формирователь парафазного сигнала с высоким активным уровнем входа управления / Степченков Ю.А., Дьяченко Ю.Г., Шнейдер А.Ю., Прокофьев А.А., Хилько Д.В.; заявитель и патентообладатель ИПИ РАН. ‑ № 2011129014/08; заявл. 13.07.11; опубл. 10.12.2012, Бюл. № 34.

Реферат: Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении самосинхронной реализации формирователя парафазного сигнала с высоким активным уровнем входа управления, гарантирующей работоспособность формирователя при любых задержках составляющих его элементов. Формирователь парафазного сигнала с высоким активным уровнем входа управления, содержащий инвертор, элемент ИЛИ-И-НЕ, информационный унарный вход, подключенный к входу инвертора, управляющий вход, подключенный к входу второй группы входов ИЛИ элемента ИЛИ-И- НЕ, и две составляющие информационного выхода, вход инвертора соединен со вторым входом первой группы входов ИЛИ элемента ИЛИ-И-НЕ, выход инвертора подключен к первому входу первой группы входов ИЛИ элемента ИЛИ-И-НЕ, причем в схему введены два элемента ИЛИ-НЕ, первые входы первого и второго элементов ИЛИ-НЕ соединены с выходом и входом инвертора соответственно, вторые входы первого и второго элементов ИЛИ-НЕ подключены к выходу элемента ИЛИ-И-НЕ, а выходы первого и второго элементов ИЛИ-НЕ формируют парафазный сигнал и подключены к первой и второй составляющим информационного выхода формирователя соответственно.

Комбинированный Г-триггер с единичным спейсером

Пат. 2 434 318 Российская Федерация, МПК H03K 3/00. Комбинированный Г-триггер с единичным спейсером / Степченков Ю.А., Дьяченко Ю.Г., Плеханов Л.П., Петрухин В.С., Степченков Д.Ю.; заявитель и патентообладатель ИПИ РАН. ‑ № 2010111294/08; заявл. 25.03.10; опубл. 20.11.2011, Бюл. № 32.

Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться для индикации окончания переходных процессов при переключениях вычислительных устройств и систем цифровой обработки информации. Техническим результатом является обеспечение возможности индикации однофазных сигналов наряду с парафазными сигналами с единичным спейсером путем формирования выходного сигнала, переключающегося в состояние, идентичное состоянию входных сигналов. Комбинированный Г-триггер с единичным спейсером содержит n парафазных входов, комбинационный элемент с инверсией и выход, причем выход комбинационного элемента с инверсией подключен к выходу триггера, причем, в схему введены m однофазных входов и индикаторный элемент, выполняющий функцию: где P1, PB1, …, Рn, PBn — прямая и инверсная составляющие парафазных входов с первого по n-й соответственно, I1,…,Im — однофазные входы, G — выход Г-триггера, выход F индикаторного элемента соединен с входом комбинационного элемента с инверсией, и подключением его выхода ко входу комбинационного элемента с инверсией.

Самосинхронный RS-триггер с повышенной помехоустойчивостью (варианты)

Пат. 2 427 955 Российская Федерация, МПК H03K 3/037. Самосинхронный RS-триггер с повышенной помехоустойчивостью (варианты) / Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г.; заявитель и патентообладатель ИПИ РАН. ‑ № 2009124990/08; заявл. 01.07.09; опубл. 27.08.2011, Бюл. № 24.

Реферат: Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом является повышение помехоустойчивости самосинхронного RS- триггера. Устройство содержит блок памяти, блок индикации окончания процессов переключения элементов в триггере, инверторы, блок пре-индикации, отслеживающий окончание переходных процессов в триггере вместе с блоком индикации.

Self-timed trigger with single-rail data input

Self-timed trigger with single-rail data input: США 04.12.2012 г. U.S.Patent № 8324938 / H03K 19/20 H03K 3/00 / Igor Anatollevich Sokolov, Yury Afanasievich Stephchenkov, Yury Georgievich Dyachenko; Assignee: Institute of Informatics Problems of The Russian Academy of Sciences (IPI RAN), Moscow ‑ US 2011/0121877 A1 May 26, 2011

Abstract: A self-timed implementation of single-stage and tWo-stage self-timed triggers With single-rail data input is provided. This is achieved by a circuit containing storage unit With element indicating transition termination, single-rail data input, control input, data output, and indication output, into Which a conversion unit is added Which converts single-rail data input and control input signals and has data input, control input, data output and control output. An additional feedback output alloWs for speeding-up transition of device, Which is a source of the single-rail data input of the trigger.