Степченков Ю.А., Дьяченко Ю.Г., Бобков С.Г. Квазисамосинхронный вычислитель: методологические и алгоритмические аспекты // Проблемы разработки перспективных микро- и наноэлектронных систем — 2008. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2008. С. 441-446.
Stepchenkov Yu.A., Diachenko Yu.G., Bobkov S.G. Quasi-Delay-Insensitive Computing Device: Methodological and Algorithmic Aspects // Problems of Perspective Micro- and Nanoelectronic Systems Development — 2008. Proceedings / edited by A. Stempkovsky, Moscow, IPPM RAS, 2008. P. 441-446.
Аннотация: Представлены результаты практической разработки квазисамосинхронного вычислительного блока (в дальнейшем – вычислителя), выполняющего функции деления и извлечения квадратного корня в соответствии с алгоритмом, представленным в работе [3]. Обрабатываемыми операндами служат числа одинарной и двойной точности в соответствии со стандартом IEEE 754.
Abstract: The approaches to self-timed hardware design are presented. The conditions of intersystem integration of synchronous and self-timed devices are considered through the example of the quasi-delay-insensitive computing device development. This device performs functions of division and square root extraction. It operates with numbers of single and double precisions corresponding to the IEEE 754 standard.
Dmitry