Самосинхронный делитель CMOS 160 нс 54b с нулевыми накладными расходами

Ted E. Wllliarns, Mark A Horowltz

Эта схема показывает самосинхронное кольцо выполнения итераций, которое достигает скорости комбинационного массива, используя только фракцию кремниевой области. Ступени в кольце вычисляют цифры частного мантиссы для операции деления с плавающей запятой. В отличие от схем, которые осуществляют самосинхронизацию при использовании генератора часов на чипе, чтобы обеспечить внутренние часы для синхронных блоков, схема этой статьи использует локальную процедуру квитирования между полностью асинхронными блоками и будет работать корректно при любых значениях задержек вентилей [1]. ’Чтобы избежать требования соответствия задержкек пути, информация завершения внедряется в данные по всему проекту при использовании двойных монотонных пар проводов. Предварительно заряженные функциональные блоки используют слитный n-канал со сбросом нижней строки, чтобы выбрать, какой из проводов в каждой паре установить в высокий уровень.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *