Оптимизация состава библиотеки элементов для синтеза самосинхронных схем

Плеханов Л.П. Оптимизация состава библиотеки элементов для синтеза самосинхронных схем // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2022. Выпуск 4. С. 15-20.

DOI: 10.31114/2078-7707-2022-4-15-20. Индексируется в РИНЦ, ВАК. URL: http://www.mes-conference.ru/data/year2022/pdf/D072.pdf.

Library reference: Plekhanov L.P. Library composition optimization for self-timed circuit synthesis // Problems of Perspective Micro- and Nanoelectronic Systems Development — 2022. Issue 4. P. 15-20.

Финансовая поддержка: Исследование выполнено в рамках государственного задания № 0063-2019-0010. / Funding Agency: The study was carried out within the framework of state assignment No. 0063-2019-0010.

Аннотация: Самосинхронные цифровые схемы имеют ряд преимуществ перед другими типами схем. Для обеспечения этих преимуществ необходимо специальное построение и устройств с памятью, и информационной части схем и индикаторной подсхемы. Одними из главных проблем синтеза самосинхронной схемы являются снижение затрат в транзисторах и улучшение быстродействия информационной части схемы и индикаторной подсхемы. Оба показателя прямо зависят от наличия в библиотеке для синтеза однокаскадных элементов с одним выходом и большим числом входов. Целью работы было найти регулярный способ определения таких элементов. Предлагается формализованный метод выбора библиотечных логических элементов для синтеза самосинхронных схем. Метод позволяет сформировать такой состав библиотеки, который будет давать оптимальные решения при синтезе самосинхронных схем с использованием критериев минимального числа транзисторов и максимального быстродействия.

Abstract: Self-timed digital circuits have a number of advantages over other circuit types. To ensure these advantages, it is necessary the special building of the memory units, the information part of the circuits, and an indication subcircuit. One of the main problems of the self-timed circuit synthesis is to reduce costs in transistors and improve the performance of the circuit’s information part and indicator subcircuit. Both factors directly depend on the availability of single-stage cells with one output and a large number of inputs in the library for synthesis. The aim of the work was to find a regular way to define such cells. A formalized method for selecting library logic cells for the synthesis of self-timed circuits is proposed. The method makes it possible to form such a library composition that will give optimal solutions for the self-timed circuit synthesis in terms of complexity in transistors and speed.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *