Перейти к содержанию
  • Отдел 52 ФИЦ ИУ РАН
    • Новости сайта
    • Партнеры
    • Как нас найти
    • Список Программ
    • Список Патентов
    • Награды отдела 52 ФИЦ ИУ РАН
    • Рабочие материалы
  • Самосинхроная схемотехника
    • История
      • Виктор Ильич Варшавский
      • Профессор Дэвид Е. Маллер
    • Публикации
    • Патенты
    • Программные средства
    • Труды конференций
    • Монографии
    • Переводы зарубежных публикаций
  • Потоковая вычислительная архитектура
    • Патенты
    • Программные средства
    • Публикации
    • Труды конференций
    • Главная страница
    • 2011
    • Май
2012 Дьяченко Ю.Г. Патенты Самосинхронная схемотехника Степченков Ю.А.

Self-timed RS-trigger with the enhanced noise immunity

admin Май 26, 2011

Self-timed RS-trigger with the enhanced noise immunity: США 31.07.2012 г. U.S.Patent № 8232825 / H03K 3/037 / Igor Anatollevich Sokolov, Yury Afanasievich Stephchenkov, Yury Georgievich Dyachenko; Assignee: Institute of Informatics…

2012 Дьяченко Ю.Г. Патенты Самосинхронная схемотехника Степченков Ю.А.

Self-timed trigger with single-rail data input

admin Май 26, 2011

Self-timed trigger with single-rail data input: США 04.12.2012 г. U.S.Patent № 8324938 / H03K 19/20 H03K 3/00 / Igor Anatollevich Sokolov, Yury Afanasievich Stephchenkov, Yury Georgievich Dyachenko; Assignee: Institute of…

Навигация

  • Отдел 52 ФИЦ ИУ РАН
    • Новости сайта
    • Партнеры
    • Как нас найти
    • Список Программ
    • Список Патентов
    • Награды отдела 52 ФИЦ ИУ РАН
    • Рабочие материалы
  • Самосинхроная схемотехника
    • История
      • Виктор Ильич Варшавский
      • Профессор Дэвид Е. Маллер
    • Публикации
    • Патенты
    • Программные средства
    • Труды конференций
    • Монографии
    • Переводы зарубежных публикаций
  • Потоковая вычислительная архитектура
    • Патенты
    • Программные средства
    • Публикации
    • Труды конференций

Научная деятельность

Свежие записи

  • Программируемое логическое устройство
  • Self-Timed Trigger Synthesis with Composite Write-Enable Input
  • Desynchronization of a synchronous circuit to synthesize self-timed circuit
  • Программируемое логическое устройство
  • Замена синхронных триггеров самосинхронными аналогами в процессе десинхронизации схемы

Перспективные пути реализации аппаратуры

Copyright © All rights reserved | «Blogus» исполнителя Themeansar.