Анализ самосинхронности электронных схем на нижнем уровне иерархии

Плеханов Л.П. Анализ самосинхронности электронных схем на нижнем уровне иерархии  // Системы и средства информатики, 2016.  Т. 26.  № 2.  С. 23-42.

DOI: 10.14357/08696527160202. Индексируется в РИНЦ, ВАК, RSCI.

Аннотация: Самосинхронные электронные схемы, обладающие уникальными свойствами, требуют обязательного анализа на свойство самосинхронности. При анализе необходимо вычислить и проверить все рабочие состояния схемы и переходы между ними. Существующие событийные методы оперируют всеми уравнениями схемы одновременно. Для практических схем большого размера анализ этими методами приводит к неприемлемым вычислительным затратам. Предложенный ранее автором функциональный иерархический метод позволяет анализировать схемы по частям «снизу вверх». Уравнения схемы анализируются только на нижнем уровне иерархии, на верхних уровнях используются взаимосвязи фрагментов и параметры, полученные на нижних уровнях. Метод обеспечивает эффективный анализ схем все возрастающих размеров. В данной статье подробно описывается функциональный метод на нижнем уровне иерархии.

Abstract: Self-timed circuits (independent on element’s delay) have the unique properties of a lack of competitions and safe on Out-Stack-At-Fault (OSAF). They require analysis on self-timing. In the traditional approach — analyzing of elements switching, computational complexity is so great that it does not allow analyzing the most practical circuits. The functional hierarchical method, previously proposed by the author, analyzes logic equations only at the lower level, and at the upper levels, it examines only the relationships between blocks. The suggested method makes it possible to analyze circuits of any size effectively. This article describes in detail this method at the lower level of the hierarchy.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *