Vincent Wing-Yun Sit, Chiu-Sing Choy, Cheong-Fat Chan
Мотивация проектирования асинхронной памяти появилась в результате современных разработок асинхронных процессоров. Предлагаемая асинхронная статическая RAM, отличная от стандартного проекта, может: 1) связываться с другими асинхронными системами, базирующимися на протоколе управления четырехфазным квитированием, 2) генерировать сигналы выполнения чтения/записи с увеличенной средней скоростью в соответствии с концепцией переменной нагрузки разрядной шины. Методы исследования включают в себя: 1) напряжение двойной шины, опознающее детектирование выполнения для операции чтения, 2) генерирование множества задержек выполнения для операции записи. В этой статье дается оценка производительности этих методов для памяти в 1 Мб с четырьмя областями сегментации разрядной шины. Представляются и сравниваются результаты моделирования и измерений.