Computing Dataflow Architectures: History and Implementation Perspectives

Victor Zakharov, Yuri Stepchenkov, Yuri Diachenko and Dmitrij Khilko. Computing Dataflow Architectures: History and Implementation Perspectives // 2021 International Conference Engineering Technologies and Computer Science EnT 2021 Moscow, Russia, 18-19 August 2021. P. 98-102.

DOI: 10.1109/EnT52731.2021.00024. (Indexed in Scopus). URL: https://ieeexplore.ieee.org/document/9623012.

Funding Agency: The study was carried out within the framework of state assignment No. 0063-2019-0010. / Финансовая поддержка: Исследование выполнено в рамках государственного задания № 0063-2019-0010.

Abstract: The article analyzes computational architectures with data flow controlling computations. In particular, it analyzes the reasons that prevented the formation of this promising class of architectures. The paper considered the features of algorithms in digital signal processing and the requirements from the digital signal processors. A more accurate accounting of these features allows for proposing an approach for introducing the dataflow paradigm into the DSP area. The paper considers the concept of a new multicore dataflow recurrent architecture developed at the Federal Research Center “Computer Science and Control” of the Russian Academy of Sciences. It is designed for the parallel computing implementation of real-time signal processing. This architecture is currently at the final stage of prototyping on FPGA.

Аннотация: Статья посвящена анализу вычислительных архитектур с управлением вычислениями от потока данных и, в частности, анализу причин, которые помешали становлению этого перспективного класса архитектур. Рассматриваются особенности алгоритмов в области цифровой обработки сигналов и требования со стороны цифровых сигнальных процессоров, более точный учет которых позволил бы предложить подход для внедрения потоковой парадигмы в область DSP. Рассмотрены элементы концепции, разработанной в ФИЦ ИУ РАН новой многоядерной потоковой рекуррентной архитектуры, предназначенной для реализации параллельных вычислительных процессов обработки сигналов в реальном времени. В настоящее время эта архитектура находится на финальной стадии макетной ПЛИС-апробации.

Дополнительную информацию о содержании доклада вы можете получить на сайте конференции / You can get additional information on the content of the article on the conference website. Также вы можете связаться с авторами доклада, или с руководителем научной группы Степченковым Ю. А. ia_ste@mail.ru / You can also contact the authors of the report, or with the head of the scientific group Stepchenkov Ya. A. ia_ste@mail.ru

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *