Ю. А. Степченков, Н. В. Морозов, Ю. Г. Дьяченко, Д. В. Хилько, Д. Ю. Степченков, Ю. И. Шикунов. Аппаратная реализация алгоритмов цифровой обработки сигналов в рекуррентном потоковом процессоре на ПЛИС // М.: Известия вузов. Электроника. 2022. Том 27. № 3. C. 356-366.
DOI: 10.24151/1561-5405-2022-27-3-356-366. Индексируется в ядре РИНЦ, ВАК, RSCI.
Финансовая поддержка: Исследование выполнено в рамках государственного задания № 0063-2019-0010. / Funding Agency: The study was carried out within the framework of state assignment No. 0063-2019-0010.
Library reference: Stepchenkov Yu.A., Morozov N.V., Diachenko Yu.G., Khilko D. V., Stepchenkov D.Yu., Shikunov Yu. I. Ternary self-timed adder with improved soft error tolerance // Proceedings of Universities. Electronics. 2022. Vol. 27. № 3. P. 356-366.
Аннотация: Статья описывает результаты верификации аппаратной реализации архитектуры гибридного рекуррентного сигнального процессора (ГРСП), представленной аппаратной моделью уровня регистровых передач. Макетный образец реализован на отладочной плате с программируемой логической интегральной схемой Intel Arria10. ГРСП включает фон-неймановский процессор в качестве управляющего уровня и потоковое рекуррентное обрабатывающее устройство с четырьмя вычислительными ядрами в качестве операционного уровня. Тестирование ГРСП на типовом приложении цифровой обработки данных – распознавателе изолированных слов (РИС) – на отладочной плате подтвердило ее битэкзектность имитационной модели и исходной С++ модели РИС. Верификация аппаратной реализации ГРСП на синтетических тестах показала, что ее производительность в среднем на 5% превышает производительность цифрового сигнального процессора TMSC55x фирмы Texas Instruments. Статья представляет результат оптимизации аппаратной поддержки быстрого преобразования Фурье, которая ускоряет его расчет, существенно уменьшает размер капсулы, сокращает требуемые аппаратные ресурсы и упрощает его масштабирование.