Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю. В., Морозов Н. В., Степченков Д. Ю., Дьяченко Д. Ю. Варианты самосинхронных регистров сдвига // Системы и средства информатики, 2022. Т. 32. № 3. С. 81-91.
DOI: 10.14357/08696527220308. Индексируется в ядре РИНЦ, ВАК, RSCI.
Library reference: Stepchenkov Yu. A., Diachenko Yu.G., Rogdestvenski Yu. V., Morozov N. V., Stepchenkov D. Yu., Diachenko D. Yu. Self-timed shift register caces // Systems and means of informatics, 2022. Vol. 32. Iss. 3, P. 81-91.
Финансовая поддержка: Исследование выполнено при поддержке Российского научного фонда (проект 22-19-00237). / Funding Agency: The research was supported by the Russian Science Foundation (project No. 22-19-00237).
Аннотация: В работе затрагиваются проблемы проектирования и использования самосинхронных (СС) регистров сдвига (РС). СС-схемы имеют свою специфику: двухфазную дисциплину работы, избыточное кодирование информации и т.д. За счет этого они обладают рядом преимуществ в сравнении с синхронными аналогами: независимость поведения от задержек элементов, обнаружение любых константных неисправностей и др. Статья рассматривает варианты реализации СС-регистра с различными опциями, включая установку спейсера, предустановку заданного значения в каждом разряде РС. Предлагаемые варианты обладают разной функциональностью, сложностью и быстродействием. РС на основе RS-триггеров обладают минимальными аппаратурными затратами. РС на основе гистерезисных триггеров характеризуются лучшим быстродействием. Статья анализирует их характеристики и обосновывает рекомендации по их использованию в качестве последовательно-параллельного или параллельно-последовательного порта, FIFO.
Abstract: The paper discusses the problems of designing and using self-timed (ST) shift registers. ST circuits have their specifics: two-phase work discipline, redundant information coding, etc. Due to this, they have some advantages compared with synchronous counterparts: independence of behavior from cell delays, detection of any stuck faults, etc. The article considers implementation options for the ST shift register with various options, including setting to a spacer and presetting a fixed value in each bit of the shift register. The proposed options have different functionality, complexity, and performance. Shift registers based on RS-flip-flops have minimal hardware costs, while shift registers based on hysteretic triggers have better performance. The article analyzes shift register’s characteristics and substantiates recommendations for their use as a serial-to-parallel port, parallel-to-serial port, or FIFO.