Y. G. Diachenko, Y. I. Shikunov, N. V. Morozov, D. Y. Diachenko and D. Y. Stepchenkov. Self-Timed Storage Register Cases // 2022 IEEE 23rd International Conference of Young Professionals in Electron Devices and Materials (EDM), Altai, Russian Federation, 30 June — 04 July, 2022.— IEEE, P. 436-439.
DOI: 10.1109/EDM55285.2022.9855019. (Indexed in Scopus, ядро РИНЦ). URL: https://ieeexplore.ieee.org/document/9855019.
Финансовая поддержка: Исследование выполнено при поддержке Российского научного фонда (проект 22-19-00237). / Funding Agency: The research was supported by the Russian Science Foundation (project No. 22-19-00237).
Abstract: Self-timed (ST) circuits have a number of
advantages over synchronous counterparts. They are hazardfree
under any conditions, and delay insensitive (their behavior
does not depend on the cell’s delays). They also detect any
permanent fault. However, two-phase discipline (working state
and spacer one) and obligatory indication subcircuit lead to
some redundancy in ST circuit hardware. Practical ST circuit
characteristics depend on the effectiveness of architectural,
algorithmic and circuit solutions used during their design. This
paper proposes and analyzes circuit solutions for the ST
register implementations storing intermediate data. It discusses
the implementation peculiarities of the ST storage register
variants used in the ST pipeline and gives recommendations on
their application. The paper proves that ST storage registers
on Muller’s C-elements have the best parameters compared
with the register’s implementations on RS-latch and RS-flipflop.
It is 1.5 – 2.1 times simpler than other possible
implementations. Besides, it is invariant to the input spacer
type up to the indication cell type.
Аннотация: Самосинхронные (СС) схемы обладают рядом преимуществ в сравнении с синхронными аналогами. Основные преимущества – отсутствие гонок между сигналами схемы, независимость поведения от задержек их элементов (delay insensitivity) и обнаружение любой константной неисправности. Однако двухфазная дисциплина и наличие индикаторной подсхемы приводит к некоторой избыточности аппаратурных затрат СС-схем. Характеристики практических СС-схем зависят от эффективности архитектурных, алгоритмических и схемотехнических решений, используемых при их проектировании. Статья предлагает и анализирует схемотехнические решения для реализации СС-регистров хранения промежуточных данных. Она подробно обсуждает особенности реализации вариантов СС-регистра хранения, использующегося для организации СС-конвейера и дает рекомендации по их применению. Статья доказывает, что СС-регистры хранения на С-элементах Маллера имеют лучшие параметры в сравнении с реализациями регистра на однотактных и двухтактных RS-триггерах. Они 1 1,5 – 2,1 раза проще, чем любая другая реализация. Кроме того, они инвариантны к типу спейсера входов с точностью до вида индикаторного элемента.
Дополнительную информацию о содержании доклада вы можете получить на сайте конференции / You can get additional information on the content of the article on the conference website. Также вы можете связаться с авторами доклада, или с руководителем научной группы Степченковым Ю. А. ia_ste@mail.ru / You can also contact the authors of the report, or with the head of the scientific group Stepchenkov Ya. A. ia_ste@mail.ru.