B. Stepanov, Y. Diachenko, Y. Rogdestvenski, D. Diachenko. Self-timed multiplier for multiply-add unit // // 2016 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus) St. Petersburg, Russia, February 02-03, 2016. — IEEE, P 373-376. (indexed in Scopus).
DOI: 10.1109/EIConRusNW.2016.7448190
Abstract: Paper discusses the peculiarities of self-timed multiplier implementation for unit multiplying two operands and then adding the product to third operand without an intermediate rounding according to the IEEE 754 Standard. The multiplier is a hardware implementation of modified Booth algorithm on a base of self-timed adder with redundant signal code. An optimal self-timed redundant coding of internal and output signals in the multiplier was proposed. The circuitry and layout problems were solved for self-timed multiplier implementation. Wallace tree structure, which is the main part of the multiplier, was optimized for the facilities of 65-nm CMOS process with six metal layers taking into account more number of signals in the multiplier circuit, than in the synchronous analog. A release of the self-timed multiplier implementation in CMOS process with 65-nm design rules is introduced.
Аннотация: Доклад посвящен особенностям реализации самосинхронного умножителя для устройства, выполняющего операцию умножения двух операндов с последующим сложением произведения с третьим операндом без промежуточного округления в соответствии со стандартом IEEE 754. Умножитель является аппаратной реализацией модифицированного алгоритма Бута на основе самосинхронного сумматора с избыточным кодированием сигналов. Предложено оптимальное избыточное самосинхронное кодирование внутренних и выходных сигналов умножителя. Решены проблемы схемотехнической и топологической реализации самосинхронного умножителя. Структура дерева Уоллеса –основной части умножителя, –оптимизирована под возможности 65-нм КМОП технологии с шестью слоями металлизации с учетом большего, чем в синхронном аналоге, количества сигналов в схеме умножителя. Представлена топологическая реализации самосинхронного умножителя в КМОП технологии с проектными нормами 65 нм.
Дополнительную информацию о содержании доклада вы можете получить на сайте конференции / You can get additional information on the content of the article on the conference website. Также вы можете связаться с авторами доклада, или с руководителем научной группы Степченковым Ю. А. ia_ste@mail.ru / You can also contact the authors of the report, or with the head of the scientific group Stepchenkov Ya. A. ia_ste@mail.ru.
Dmitry