Рождественский Ю.В., Морозов Н.В., Степченков Ю.А., Рождественскене А.В. Подсистема анализа самосинхронных логических схем АСИАН // Проблемы разработки перспективных микроэлектронных систем — 2006. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2006. С. 158-162.

Rozhdestvenskij Yu.V., Morozov N.V., Stepchenkov Yu.A., Rozhdestvenskene A.V. ASIAN — Self-Timed Logic Circuits Analysis Subsystem // Problems of Perspective Microelectronic Systems Development — 2006. Proceedings / edited by A. Stempkovsky, Moscow, IPPM RAS, 2006. P. 158-162.

Аннотация: Предмет доклада — анализ асинхронных схем на независимость их поведения от задержек элементов. Такие схемы называются самосинхронными. Схема определяется как совокупность булевых уравнений (логических элементов), удовлетворяющих гипотезе Маллера относительно характера их задержек. Анализ основан на построении диаграмм переходов, покрывающих все возможные состояния схемы, и относится к методам анализа схемы в глобальных состояниях. Главное преимущество этих методов заключается в их универсальности – возможности применения для анализа всех классов самосинхронных схем. Подсистема АСИАН представляет собой комплекс программ, позволивший многократно сократить временные затраты на процедуру анализа по сравнению с существующими аналогами и, по существу, реализовать максимально возможную эффективность анализа.

Abstract: Subject of the report — the analysis of the asynchronous circuits independence behaviour from the element delays. Such circuits are known as self-timed. The circuit is defined as the boolean equation sets (logic elements), satisfying to delays Maller hypothesis. The analysis is based on the transition diagram constructions covering all possible scheme states, and known as global state circuit analysis methods. The main advantage of these methods consists in their universality – opportunities of application for the all self-timed circuit class analysis. Subsystem ASIAN is the program complex, which have allowed repeatedly to reduce a time expense for the analysis procedure in comparison by existing analogues and, in essence, to realize the greatest possible analysis efficiency.

От admin

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *