Optimizing Data-flow Processor Architecture for Efficient Implementation of DSP Algorithms

Yury Stepchenkov, Dmitry Khilko, Yury Shikunov, Georgy Orlov.  Optimizing Data-flow Processor Architecture for Efficient Implementation of DSP Algorithms // 2022 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus) St. Petersburg, Moscow, Russia, January 25-28, 2022. — IEEE, P. 464-468

DOI: 10.1109/ElConRus54750.2022.9755727 (Indexed in WoS, Scopus) URL: https://ieeexplore.ieee.org/document/9755727.

Финансовая поддержка: Исследование выполнено при поддержке Российского научного фонда (проект 19-11-00334). / Funding Agency: The research was supported by the Russian Science Foundation (project No. 19-11-0034).

Abstract: The FPGA prototype of the Hybrid Architecture of Recurrent Signal Processor has shown promising results on the isolated word recognition (IWR) problem. This task is a subset of DSP algorithms. In expanding trial on a wide range of DSP algorithms, work has begun to increase the versatility of architectural solutions. The proposed solutions aim to reduce memory costs for storing tagged input data and optimize a number of computational pipeline modules. The article covers the implementation results of the FFT and a series of FIR filter algorithms. Some redundant, highly specialized for the IWR tasks blocks were excluded in the course of this work. The proposed architectural solutions increase the scalability of the architecture and reuse the introduced blocks to optimize the solution of other DSP tasks.

Аннотация: Настоящая статья описывает завершающий этап разработки ПЛИС прототипа рекуррентного обработчика сигналов. В процессе разработки данного прототипа был создан набор инструментальных средств, на основе которого была осуществлена верификация дизайна. Мы описываем методику валидации прототипа на классе DSP задач на примере демонстрационной задачи распознавания изолированных слов. Взяв за основу разработанные ранее средства и методики верификации программной и аппаратной моделей, мы разработали специализированный инструмент валидации дизайна. Данное решение позволило обеспечить единообразие процесса валидации различных видов реализации архитектуры и установить корректность их работы.

Дополнительную информацию о содержании доклада вы можете получить на сайте конференции / You can get additional information on the content of the article on the conference website. Также вы можете связаться с авторами доклада, или с руководителем научной группы Степченковым Ю. А. ia_ste@mail.ru / You can also contact the authors of the report, or with the head of the scientific group Stepchenkov Ya. A. ia_ste@mail.ru.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *