Self-Timed Fused Multiply-Add Unit Performance Improvement

Igor A. Sokolov, Yury A. Stepchenkov, Yury V. Rogdestvenski, Yury G. Diachenko, Asta V. Rogdestvenskene, Denis Y. Diachenko.  Self-Timed Fused Multiply-Add Unit Performance Improvement // 2022 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus) St. Petersburg, Moscow, Russia, January 25-28, 2022. — IEEE, P. 459-463.

DOI: 10.1109/ElConRus54750.2022.9755720. (Indexed in WoS, Scopus, ядро РИНЦ). URL:  https://ieeexplore.ieee.org/document/9755720.

Финансовая поддержка: Исследование выполнено при финансовой поддержке Министерства науки и высшего образования Российской федерации (проект No 075-15-2020-799) в Институте проблем информатики ФИЦ ИУ РАН. / Funding Agency: The research was supported by the Ministry of Science and Higher Education of the Russian Federation (project No. 075-15-2020-799).

Abstract: The paper presents the results of researching and developing methods accelerating a self-timed unit that performs a fused multiply-add-subtract operation under three operands following the IEEE754 standard. The paper proposes a normalization order of the sum and difference speculative estimation when using ternary self-timed coding. This estimation uses a difference of the 24 most significant bits of the product and the third aligned operand for counting leading zeroes. This technique provides a 20% reduction in complexity when implementing the shifter in the normalization block. The analysis shows that the developed methods accelerate the normalization stage by an average of 32% on the statistical set of the input operands.

Аннотация: Статья представляет результаты исследования и разработки методов ускорения самосинхронного устройства умножения двух операндов с последующим сложением и вычитанием произведения и третьего операнда в соответствии со стандартом IEEE754. Предложены способы спекулятивной оценки порядка нормализации суммы и разности при использовании троичного самосинхронного кодирования на основе сравнения старших 26 разрядов произведения и сдвинутого третьего операнда. Они обеспечивают сокращение аппаратных затрат на 20% при реализации сдвигателя в блоке нормализации. Анализ показывает, что на статистическом множестве входных операндов разработанные методы дают ускорение этапа нормализации в среднем на 32%.

Дополнительную информацию о содержании доклада вы можете получить на сайте конференции / You can get additional information on the content of the article on the conference website. Также вы можете связаться с авторами доклада, или с руководителем научной группы Степченковым Ю. А. ia_ste@mail.ru / You can also contact the authors of the report, or with the head of the scientific group Stepchenkov Ya. A. ia_ste@mail.ru.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *