2020 Дьяченко Ю.Г. Патенты Самосинхронная схемотехника Степченков Ю.А.

Формирователь парафазного сигнала с единичным спейсером

Dmitry Мар 31, 2020

Пат. 2 718 220 Российская Федерация, МПК H03K 3/00. Формирователь парафазного сигнала с единичным спейсером. Зацаринный Александр Алексеевич, Козлов Сергей Витальевич, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич: заявитель и патентообладатель…

2020 Дьяченко Ю.Г. Патенты Плеханов Л.П. Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А.

Формирователь парафазного сигнала с нулевым спейсером

Dmitry Мар 31, 2020

Пат. 2 718 221 Российская Федерация, МПК H03K 3/00. Формирователь парафазного сигнала с нулевым спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Рождественский Юрий Владимирович, Плеханов Леонид Петрович, : заявитель и…

2020 Дьяченко Д.Ю. Дьяченко Ю.Г. Публикации Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А.

Improvement of the Natural Self-Timed Circuit Tolerance to Short-Term Soft Errors

Dmitry Мар 9, 2020

Yuri Afanasyevich Stepchenkov, Anton Nikolaevich Kamenskih, Yuri Georgievich Diachenko, Yuri Vladimirovich Rogdestvenski, Denis Yuryevich Diachenko. Improvement of the Natural Self-Timed Circuit Tolerance to Short-Term Soft Errors / Advances in Science,…

2020 Орлов Г.А. Потоковая вычислительная архитектура Степченков Ю.А. Труды конференций Хилько Д.В.

Iterator component development for data redundancy solution in data-flow architecture

Dmitry Янв 30, 2020

Yury A. Stepchenkov, Dmitry V. Khilko, Yury I. Shikunov, Georgii A. Orlov.  Iterator component development for data redundancy solution in data-flow architecture // 2020 IEEE Conference of Russian Young Researchers…

2020 Дьяченко Д.Ю. Дьяченко Ю.Г. Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А. Труды конференций

Self-Timed Multiply-add-subtract Unit Alternates

Dmitry Янв 30, 2020

Yury A. Stepchenkov, Yury G. Diachenko, Yury V. Rogdestvenski, Denis Y. Diachenko, Yury I. Shikunov.  Self-Timed Multiply-add-subtract Unit Alternates // 2020 IEEE Conference of Russian Young Researchers in Electrical and…

Потоковая вычислительная архитектура Программные средства

Инструментальная среда разработки HARSP IDE

Dmitry Дек 3, 2019

Государственная регистрация программы для ЭВМ № 2019665933 от 03.12.2019 Бюл. №12. Инструментальная среда разработки HARSP IDE. Хилько Дмитрий Владимирович, Шикунов Юрий Игоревич, Орлов Георгий Александрович, Степченков Юрий Афанасьевич; заявитель Федеральное…

2019 Дьяченко Д.Ю. Дьяченко Ю.Г. Морозов Н.В. Публикации Рождественский Ю.В. Самосинхронная схемотехника Степченков Д.Ю. Степченков Ю.А.

Оптимизация индикации многоразрядных самосинхронных схем

Dmitry Дек 3, 2019

Степченков Ю. А., Дьяченко Ю. Г., Рождественский Ю. В., Морозов Н. В., Степченков Д. Ю., Дьяченко Д. Ю. Оптимизация индикации многоразрядных самосинхронных схем //  Системы и средства информатики, 2019. Т.…

2019 Орлов Г.А. Потоковая вычислительная архитектура Степченков Ю.А. Труды конференций Хилько Д.В.

Development of Capsule Programming Means for Recurrent Data-flow Architecture

Dmitry Сен 23, 2019

D.V. Khilko, Yu. A. Stepchenkov, Yu.I. Shikunov, G.A. Orlov. Development of Capsule Programming Means for Recurrent Data-flow Architecture // Problems of Advanced Micro- and Nanoelektronic Systems Development – 2019, Issue…

2019 Морозов Н.В. Орлов Г.А. Потоковая вычислительная архитектура Степченков Ю.А. Труды конференций Хилько Д.В.

Hybrid multi-core recurrent architecture approbation on FPGA

Dmitry Янв 31, 2019

Yury Stepchenkov, Nikolai Morozov, Dmitry Khilko, Yury Shikunov, Georgy Orlov. Hybrid multi-core recurrent architecture approbation on FPGA // 2019 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering…

← Предыдущая страница — Следующая страница →