Speed-Independent Floating Point Coprocessor

Stepchenkov Yuri, Zakharov Victor, Rogdestvenski Yuri, Diachenko Yuri, Morozov Nickolaj and Stepchenkov Dmitri. Speed-Independent Floating Point Coprocessor // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015), Batumi, Georgia, September 26 — 29, 2015. P. 111-114. (indexed in Scopus).

Abstract: Speed-independent fused multiply-add unit as a coprocessor is represented. It purely conforms to IEEE 754 Standard. For minimization hardware and power consumption, a number of pipeline stages is reduced down to two. Wallace tree in the multiplier utilizes redundant self-timed code. Represented unit is developed on a base of standard 65-nm CMOS bulk process. It provides a performance up to 0.54 Gflops, and power consumption at level of 450 mW/Gflops.

Аннотация: Представлено speed-independent устройство совмещенного умножения-сложения в качестве сопроцессора. Оно полностью соответствует стандарту IEEE 754. Для минимизации аппаратурных затрат и энергопотребления число ступеней конвейера сокращено до двух. Дерево Уоллеса в умножителе реализовано с использованием самосинхронного избыточного кода . Устройство разработано на основе объемной КМОП-технологии с проектными нормами 65 нм и обеспечивает производительность на уровне 0.54 гигафлопс. Энергопотребление устройства равно примерно 450 мВт/Гфлопс.

Дополнительную информацию о содержании доклада вы можете получить на сайте конференции или связавшись с авторами доклада / You can get additional information on the content of the article on the conference website or by contacting the authors of the article.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *