Self-Timed Storage Register Soft Error Tolerance Improvement

Yury Stepchenkov, Yury Diachenko, Yury Rogdestvenski, Yury Shikunov, Denis Diachenko. Self-Timed Storage Register Soft Error Tolerance Improvement // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2021),  Batumi, Georgia, September, 10 — 13, 2021, P. 145-150.

DOI: 0.1109/EWDTS52692.2021.9580993. (Indexed in Scopus). URL: https://ieeexplore.ieee.org/document/9580993.

Финансовая поддержка: Исследование выполнено при поддержке Российского научного фонда (проект 19-11-00334). / Funding Agency: The research was supported by the Russian Science Foundation (project No. 19-11-0034).

Abstract: The paper examines the self-timed (ST) pipeline register’s tolerance to soft errors in the pipeline stage’s combinational part and in itself. It aims to analyze the known storage register bit’s circuit cases and improve its soft error tolerance. The use of failure tolerant ST coding, which treats the anti-spacer state as a spacer, increases the ST pipeline’s failure tolerance level. Layout techniques of spacing the dual-rail signal component sources at a distance of more than 2 µm from each other reduce the number of failure types in the ST circuits. In particular, switching the dual-rail signal from a correct working state to an inverse one becomes unrealizable. Circuitry techniques, including cross-connections and local feedback, prevent the bit of the ST-pipeline register from sticking in the anti-spacer state and significantly increase the register’s insensitivity to single soft errors. The use of a DICE-like C-element with two in-phase outputs instead of a known circuitry solution ensures the immunity of the register bit for soft errors inside it. All proposed techniques improve the ST circuit’s soft error tolerance level from 76% to 95%.

Аннотация: Статья исследует устойчивость регистра самосинхронного (СС) конвейера к логическим сбоям в комбинационной части ступени конвейера и в нем самом. Использование сбоеустойчивого СС-кодирования, рассматривающего антиспейсерное состояние как спейсер, повышает уровень сбоеустойчивости СС-конвейера. Топологические методы разнесения формирователей компонент парафазного сигнала на расстояние более 2 мкм друг от друга сокращают число типов сбоев в СС-схемах. В частности, переключение парафазного сигнала из корректного рабочего состояния в инверсное рабочее состояние становится нереализуемым. Схемотехнические методы, включающие перекрестные связи и локальную обратную связь предотвращают «залипание» разряда регистра СС-конвейера в состоянии антиспейсера и существенно повышают устойчивость регистра к однократным кратковременным логическим сбоям. Использование DICE-подобного С-элемента обеспечивает иммунность разряда регистра к логическим сбоям внутри его ячеек памяти.

Дополнительную информацию о содержании доклада вы можете получить на сайте конференции / You can get additional information on the content of the article on the conference website. Также вы можете связаться с авторами доклада, или с руководителем научной группы Степченковым Ю. А. ia_ste@mail.ru / You can also contact the authors of the report, or with the head of the scientific group Stepchenkov Ya. A. ia_ste@mail.ru.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *