Сравнение сбоеустойчивых синхронных и самосинхронных схем

 А.А. Зацаринный, Ю.А. Степченков, Ю.Г. Дьяченко, Ю.В. Рождественский. Сравнение сбоеустойчивых синхронных и самосинхронных схем // Математическое моделирование в материаловедении электронных компонентов. ММMЭК–2021. 25–27 октября 2021 г., Москва: Материалы III Международной конференции (сборник тезисов). – Москва: МАКС Пресс, 2021. С. 154-156.

DOI: 10.29003/m2498.ММMSEC-2021/154-156. URL: https://mmhs.frccsc.ru/conferences/mmmsec2021/files/mmmsec2021.pdf.

Library reference: A.A. Zatsarinny, Yu.A. Stepchenkov, Yu.G. Diachenko, Yu.V. Rogdestvenski. Failure tolerant synchronous and self-timed circuits comparison // Mathematical Modeling in Materials Science of Electronic Components. MMMEC-2021. October 25–27, 2021, Moscow : Proceedings of the international conference (Collection of bstracts). – Moscow : MAKS Press, 2021. P. 154-156.

Финансовая поддержка: Исследование выполнено в рамках государственного задания № 0063-2019-0010. / Funding Agency: The study was carried out within the framework of state assignment No. 0063-2019-0010.

Аннотация: Статья рассматривает проблему разработки синхронных и
самосинхронных (СС) цифровых схем, устойчивых к логическим сбоям.
В синхронных схемах для обеспечения устойчивости к однократному сбою
традиционно используется принцип голосования «2-из-3», приводящий к
увеличению аппаратных затрат в три раза. В СС-схемах, благодаря парафазному кодированию сигналов и двухфазной дисциплине функционирования, даже дублирование обеспечивает уровень защиты от логического сбоя в 2,1–3,5 раз выше, чем троированный синхронный аналог. Разработка новых средств высокоточного моделирования механизмов возникновения сбоев в микроэлектронных компонентах позволит получить более точные оценки сбоеустойчивости электронных схем.

Abstract: The article considers the problem of developing synchronous and
self-timed (ST) digital circuits that are tolerant to soft errors. Synchronous circuits traditionally use the 2-of-3 voting principle to ensure single failure, resulting in three times the hardware costs. In ST circuits, due to dual-rail signal coding and two-phase control, even duplicatio n provides a soft error tolerance level 2.1 to 3.5 times higher than the triple modular redundant synchronous counter part. The development of new high-precision software simulating microelectronic failure mechanisms will provide more accurate estimates for the electronic circuits’ failure tolerance.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *