Характеризация последовательностных самосинхронных элементов

Степченков Ю. А., Дьяченко Ю. Г., Морозов Н. В., Степченков Д. Ю., Дьяченко Д.Ю. Характеризация последовательностных самосинхронных элементов // Системы и средства информатики, 2019. Т. 29. № 3. С. 104-113.…

Самосинхронный динамический двухтактный D-триггер с нулевым спейсером

Пат. 2 693 321 Российская Федерация, МПК H03K 3/00. Самосинхронный динамический двухтактный D-триггер с нулевым спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Морозов Николай Викторович, Орлов Георгий Александрович: заявитель и…

Самосинхронный динамический однотактный D-триггер с нулевым спейсером

Пат. 2 693 320 Российская Федерация, МПК H03K 3/00. Самосинхронный динамический однотактный D-триггер с нулевым спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Рождественский Юрий Владимирович, Плеханов Леонид Петрович; заявитель и…

Самосинхронный динамический двухтактный D-триггер с единичным спейсером

Пат. 2 693 319 Российская Федерация, МПК H03K 3/00. Самосинхронный динамический двухтактный D-триггер с единичным спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Хилько Дмитрий Владимирович. Дьяченко Денис Юрьевич, Степченков Дмитрий…

Самосинхронный динамический однотактный D-триггер с единичным спейсером

Пат. 2 693 318 Российская Федерация, МПК H03K 3/00. Самосинхронный динамический однотактный D-триггер с единичным спейсером. Соколов Игорь Анатольевич, Захаров Виктор Николаевич, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич; заявитель и…

Hybrid multi-core recurrent architecture approbation on FPGA

Yury Stepchenkov, Nikolai Morozov, Dmitry Khilko, Yury Shikunov, Georgy Orlov. Hybrid multi-core recurrent architecture approbation on FPGA // 2019 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering…

Energy Efficient Speed-Independent 64-bit Fused Multiply-Add Unit

Yury Stepchenkov, Yury Rogdestvenski , Yury Diachenko, Dmitry Stepchenkov, Yury Shikunov. Energy Efficient Speed-Independent 64-bit Fused Multiply-Add Unit // 2019 IEEE Conference of Russian Young Researchers in Electrical and Electronic…

Нечувствительный к задержкам блок умножения-сложения-вычитания с плавающей точкой

Соколов И.А., Ю.В. Рождественский, Ю.Г. Дьяченко, Ю.А. Степченков, Н.В. Морозов, Д.Ю. Степченков. Нечувствительный к задержкам блок умножения-сложения-вычитания с плавающей точкой // Проблемы разработки перспективных микро- и наноэлектронных систем – 2018.…

Развитие средств капсульного программирования потоковой рекуррентной архитектуры

Д.В. Хилько, Ю.А. Степченков, Ю.И. Шикунов, Г.А. Орлов. Развитие средств капсульного программирования потоковой рекуррентной архитектуры // Проблемы разработки перспективных микро- и наноэлектронных систем – 2018. Сборник трудов / под общ.…

Самосинхронный одноразрядный троичный сумматор

Пат. 2 666 890 Российская Федерация, МПК H03K 3/00. Самосинхронный одноразрядный троичный сумматор. Рождественский Юрий Владимирович, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич; заявитель и патентообладатель Федеральное государственное учреждение "Федеральный исследовательский…