Перспективные пути реализации аппаратуры

Степченков Ю.А.

2019 Морозов Н.В. Орлов Г.А. Потоковая вычислительная архитектура Степченков Ю.А. Труды конференций Хилько Д.В.

Hybrid multi-core recurrent architecture approbation on FPGA

Dmitry

Yury Stepchenkov, Nikolai Morozov, Dmitry Khilko, Yury Shikunov, Georgy Orlov. Hybrid multi-core recurrent architecture approbation on FPGA // 2019 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering…

2019 Дьяченко Ю.Г. Рождественский Ю.В. Самосинхронная схемотехника Степченков Д.Ю. Степченков Ю.А. Труды конференций

Energy Efficient Speed-Independent 64-bit Fused Multiply-Add Unit

admin

Yury Stepchenkov, Yury Rogdestvenski , Yury Diachenko, Dmitry Stepchenkov, Yury Shikunov. Energy Efficient Speed-Independent 64-bit Fused Multiply-Add Unit // 2019 IEEE Conference of Russian Young Researchers in Electrical and Electronic…

2018 Дьяченко Ю.Г. Морозов Н.В. Рождественский Ю.В. Самосинхронная схемотехника Степченков Д.Ю. Степченков Ю.А. Труды конференций

Нечувствительный к задержкам блок умножения-сложения-вычитания с плавающей точкой

admin

Соколов И.А., Ю.В. Рождественский, Ю.Г. Дьяченко, Ю.А. Степченков, Н.В. Морозов, Д.Ю. Степченков. Нечувствительный к задержкам блок умножения-сложения-вычитания с плавающей точкой // Проблемы разработки перспективных микро- и наноэлектронных систем – 2018.…

2018 Орлов Г.А. Потоковая вычислительная архитектура Степченков Ю.А. Труды конференций Хилько Д.В.

Развитие средств капсульного программирования потоковой рекуррентной архитектуры

Dmitry

Д.В. Хилько, Ю.А. Степченков, Ю.И. Шикунов, Г.А. Орлов. Развитие средств капсульного программирования потоковой рекуррентной архитектуры // Проблемы разработки перспективных микро- и наноэлектронных систем – 2018. Сборник трудов / под общ.…

2018 Дьяченко Ю.Г. Патенты Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А.

Самосинхронный одноразрядный троичный сумматор

admin

Пат. 2 666 890 Российская Федерация, МПК H03K 3/00. Самосинхронный одноразрядный троичный сумматор. Рождественский Юрий Владимирович, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич; заявитель и патентообладатель Федеральное государственное учреждение «Федеральный исследовательский…

2018 Дьяченко Ю.Г. Патенты Плеханов Л.П. Самосинхронная схемотехника Степченков Ю.А.

Преобразователь унарного сигнала в парафазный сигнал с нулевым спейсером

admin

Пат. 2 664 004 Российская Федерация, МПК H03K 3/00. Преобразователь унарного сигнала в парафазный сигнал с нулевым спейсером. Плеханов Леонид Петрович, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Денисов Андрей Николаевич;…

2018 Дьяченко Ю.Г. Патенты Плеханов Л.П. Самосинхронная схемотехника Степченков Ю.А.

Преобразователь унарного сигнала в парафазный сигнал с единичным спейсером

admin

Пат. 2 664 013 Российская Федерация, МПК H03K 3/00. Преобразователь унарного сигнала в парафазный сигнал с единичным спейсером. Плеханов Леонид Петрович, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Денисов Андрей Николаевич;…

2018 Орлов Г.А. Потоковая вычислительная архитектура Степченков Ю.А. Труды конференций Хилько Д.В.

Graph-capsule construction toolset for data-flow computer architecture

Dmitry

Yu. Shikunov, Yu. Stepchenkov, D. Khilko, G. Orlov. Graph-capsule construction toolset for data-flow computer architecture // 2018 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus) Moscow,…

2017 Дьяченко Д.Ю. Дьяченко Ю.Г. Морозов Н.В. Рождественскене А.В. Рождественский Ю.В. Самосинхронная схемотехника Степанов Б.А. Степченков Д.Ю. Степченков Ю.А. Труды конференций

Self-Timed Floating Point Multiply-Add Unit

admin

Y.A. Stepchenkov, Y.V. Rogdestvenski, Y.G. Diachenko, N.V. Morozov, D.Y. Stepchenkov, B.A. Stepanov, D.Y. Diachenko, A.V. Rogdestvenskene. Self-Timed Floating Point Multiply-Add Unit // Problems of Advanced Micro- and Nanoelectronic Systems Development,…

← Предыдущая страница — Следующая страница →