2020 Дьяченко Ю.Г. Патенты Плеханов Л.П. Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А.

Формирователь парафазного сигнала с нулевым спейсером

Dmitry Мар 31, 2020

Пат. 2 718 221 Российская Федерация, МПК H03K 3/00. Формирователь парафазного сигнала с нулевым спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Рождественский Юрий Владимирович, Плеханов Леонид Петрович, : заявитель и…

2020 Дьяченко Д.Ю. Дьяченко Ю.Г. Публикации Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А.

Improvement of the Natural Self-Timed Circuit Tolerance to Short-Term Soft Errors

Dmitry Мар 9, 2020

Yuri Afanasyevich Stepchenkov, Anton Nikolaevich Kamenskih, Yuri Georgievich Diachenko, Yuri Vladimirovich Rogdestvenski, Denis Yuryevich Diachenko. Improvement of the Natural Self-Timed Circuit Tolerance to Short-Term Soft Errors / Advances in Science,…

2020 Дьяченко Д.Ю. Дьяченко Ю.Г. Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А. Труды конференций

Self-Timed Multiply-add-subtract Unit Alternates

Dmitry Янв 30, 2020

Yury A. Stepchenkov, Yury G. Diachenko, Yury V. Rogdestvenski, Denis Y. Diachenko, Yury I. Shikunov.  Self-Timed Multiply-add-subtract Unit Alternates // 2020 IEEE Conference of Russian Young Researchers in Electrical and…

2019 Дьяченко Д.Ю. Дьяченко Ю.Г. Морозов Н.В. Публикации Рождественский Ю.В. Самосинхронная схемотехника Степченков Д.Ю. Степченков Ю.А.

Оптимизация индикации многоразрядных самосинхронных схем

Dmitry Дек 3, 2019

Степченков Ю. А., Дьяченко Ю. Г., Рождественский Ю. В., Морозов Н. В., Степченков Д. Ю., Дьяченко Д. Ю. Оптимизация индикации многоразрядных самосинхронных схем //  Системы и средства информатики, 2019. Т.…

2019 Дьяченко Д.Ю. Дьяченко Ю.Г. Морозов Н.В. Рождественский Ю.В. Самосинхронная схемотехника Степченков Д.Ю. Степченков Ю.А. Труды конференций

Delay-Insensitive Floating Point Multiply-Add-Subtract Unit

admin Окт 24, 2019

I.A. Sokolov, Y.V. Rogdestvenski, Y.G. Diachenko, Y.A. Stepchenkov, N.V. Morozov, D.Y. Stepchenkov, D.Y. Diachenko. Delay-Insensitive Floating Point Multiply-Add-Subtract Unit / Problems of Advanced Micro- and Nanoelektronic Systems Development – 2019,…

Переводы зарубежных публикаций

Самосинхронный делитель CMOS 160 нс 54b с нулевыми накладными расходами

admin Окт 23, 2019

Ted E. Wllliarns, Mark A Horowltz Эта схема показывает самосинхронное кольцо выполнения итераций, которое достигает скорости комбинационного массива, используя только фракцию кремниевой области. Ступени в кольце вычисляют цифры частного мантиссы…

Переводы зарубежных публикаций

Проект синхронного и асинхронного конвейеризованных умножителей с переменной задержкой

admin Окт 23, 2019

Mauro Olivieri Эта статья представляет новую архитектуру умножителя с переменной задержкой, подходящую для реализации в качестве самосинхронного ядра умножителя или полностью синхронного ядра многоциклового умножителя. Архитектура комбинирует алгоритм Booth 2-ого…

Переводы зарубежных публикаций

Синхронизированные схемы: новая парадигма для высокоскоростного проекта

admin Окт 23, 2019

Chris J.Myers, Wendy Belluomini, Kip Killpack, Eric Mercer, Eric Poskin, Hao Zheng Чтобы продолжить производство схем увеличенных скоростей, проектировщики должны рассмотреть активные стили проектирования схем, таких как схемы с самосбросом…

← Предыдущая страница — Следующая страница →