Albert Benveniste, Benoit Caillaud, Paul Le Guernic Здесь представлено глубокое обсуждение отношений между синхронностью и асинхронностью. Представлены простые модели обеих парадигм, заявлены теоремы, гарантирующие корректную десинхронизацию, означающую, что из результата…
Victor Varshavsky, Vjacheslav Marakhovsky Логическая декомпозиция –- известная проблема в логическом синтезе, но она представляет новые сложности, когда направлена на схемы, независимые от скорости. При декомпозиции схемы в более мелкие…
Kip C. Killpack, Eric Mercer, Chris J. Myers Эта статья описывает проект самосинхронного устройства умножения на стандартных элементах для использования в синхронных системах, критичных по энергии и площади. Площадь этого…
Satish K. Bandapati, Scott C. Smith, Minsu Choi Эта статья представляет различные 4 4-разрядные беззнаковые умножители, разработанные с использованием парадигмы нечувствительной к задержке логики нулевого соглашения. Результаты моделирования показывают большое…
Recep O. Ozdag, Peter A. Beerel В этой статье представлены два новых быстродействующих асинхронных конвейерных шаблона, квазималочувствительных к задержке (QDI). Эти новые шаблоны высокой производительности поддерживают комплексные нелинейные конвейерные структуры…
Aristides Efthymiou, Jim D. Garside, Steve Temple Распределение высокоскоростных часов в большой синхронной системе и трудно, и требует много питания. Некоторое время назад было предположено, что асинхронные процессоры могут поэтому…
Brian D.Winters and Mark R.Greenstreet Эта статья представляет новую разновидность конвейерной обработки сигналов, названной нами “серфинг”. В прежних сигнальных конвейеризованных устройствах неопределенность синхронизации растет монотонно, когда события распространяются через вентили…
Gianluca Cornetta, Jordi Cortadella Хотя умножение - интенсивно изучаемое арифметическое действие, и для него есть много быстрых алгоритмов и реализаций, оно все еще является одним из главных узких мест многих…
V.A.Bartlett, E.Grass Здесь представлен маломощный самосинхронный умножитель массивов CMOS, оптимизированный для асинхронных DSP, но применимый также и в синхронных приложениях DSP. Для сокращения средней потребляемой мощности вводится стратегия, названная условной…
A. Yakovlev, M. Kishinevsky, A. Kondratyev, L. Lavagno Асинхронные схемы ведут себя как параллельные программы, выполненные в аппаратной логике. Процессы в таких схемах синхронизированы в соответствии с динамическими логическими и…
admin