2020 Дьяченко Д.Ю. Дьяченко Ю.Г. Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А. Труды конференций

Improvement of the Quasi Delay-Insensitive Pipeline Noise Immunity

Dmitry Май 18, 2020

Yuri Stepchenkov, Anton Kamenskih, Yuri Diachenko,Yuri Rogdestvenski, and Denis Y. Diachenko. Improvement of the Quasi Delay-Insensitive Pipeline Noise Immunity // The 11th International Conference on Dependable Systems, Services and Technologies…

2020 Дьяченко Ю.Г. Патенты Самосинхронная схемотехника Степченков Ю.А.

Формирователь парафазного сигнала с единичным спейсером

Dmitry Мар 31, 2020

Пат. 2 718 220 Российская Федерация, МПК H03K 3/00. Формирователь парафазного сигнала с единичным спейсером. Зацаринный Александр Алексеевич, Козлов Сергей Витальевич, Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич: заявитель и патентообладатель…

2020 Дьяченко Ю.Г. Патенты Плеханов Л.П. Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А.

Формирователь парафазного сигнала с нулевым спейсером

Dmitry Мар 31, 2020

Пат. 2 718 221 Российская Федерация, МПК H03K 3/00. Формирователь парафазного сигнала с нулевым спейсером. Степченков Юрий Афанасьевич, Дьяченко Юрий Георгиевич, Рождественский Юрий Владимирович, Плеханов Леонид Петрович, : заявитель и…

2020 Дьяченко Д.Ю. Дьяченко Ю.Г. Публикации Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А.

Improvement of the Natural Self-Timed Circuit Tolerance to Short-Term Soft Errors

Dmitry Мар 9, 2020

Yuri Afanasyevich Stepchenkov, Anton Nikolaevich Kamenskih, Yuri Georgievich Diachenko, Yuri Vladimirovich Rogdestvenski, Denis Yuryevich Diachenko. Improvement of the Natural Self-Timed Circuit Tolerance to Short-Term Soft Errors / Advances in Science,…

2020 Орлов Г.А. Потоковая вычислительная архитектура Степченков Ю.А. Труды конференций Хилько Д.В.

Iterator component development for data redundancy solution in data-flow architecture

Dmitry Янв 30, 2020

Yury A. Stepchenkov, Dmitry V. Khilko, Yury I. Shikunov, Georgii A. Orlov.  Iterator component development for data redundancy solution in data-flow architecture // 2020 IEEE Conference of Russian Young Researchers…

2020 Дьяченко Д.Ю. Дьяченко Ю.Г. Рождественский Ю.В. Самосинхронная схемотехника Степченков Ю.А. Труды конференций

Self-Timed Multiply-add-subtract Unit Alternates

Dmitry Янв 30, 2020

Yury A. Stepchenkov, Yury G. Diachenko, Yury V. Rogdestvenski, Denis Y. Diachenko, Yury I. Shikunov.  Self-Timed Multiply-add-subtract Unit Alternates // 2020 IEEE Conference of Russian Young Researchers in Electrical and…

2019 Дьяченко Д.Ю. Дьяченко Ю.Г. Морозов Н.В. Публикации Рождественский Ю.В. Самосинхронная схемотехника Степченков Д.Ю. Степченков Ю.А.

Оптимизация индикации многоразрядных самосинхронных схем

Dmitry Дек 3, 2019

Степченков Ю. А., Дьяченко Ю. Г., Рождественский Ю. В., Морозов Н. В., Степченков Д. Ю., Дьяченко Д. Ю. Оптимизация индикации многоразрядных самосинхронных схем //  Системы и средства информатики, 2019. Т.…

2019 Дьяченко Д.Ю. Дьяченко Ю.Г. Морозов Н.В. Рождественский Ю.В. Самосинхронная схемотехника Степченков Д.Ю. Степченков Ю.А. Труды конференций

Delay-Insensitive Floating Point Multiply-Add-Subtract Unit

admin Окт 24, 2019

I.A. Sokolov, Y.V. Rogdestvenski, Y.G. Diachenko, Y.A. Stepchenkov, N.V. Morozov, D.Y. Stepchenkov, D.Y. Diachenko. Delay-Insensitive Floating Point Multiply-Add-Subtract Unit / Problems of Advanced Micro- and Nanoelektronic Systems Development – 2019,…

2019 Дьяченко Ю.Г. Плеханов Л.П. Самосинхронная схемотехника Степченков Д.Ю. Степченков Ю.А. Труды конференций

Синтез самосинхронных схем в базисе БМК

admin Окт 5, 2019

Л.П. Плеханов, А.Н. Денисов, Ю.Г. Дьяченко, Ю.А. Степченков, Д.И. Мамонов, Д.Ю. Степченков. Синтез самосинхронных схем в базисе БМК // Научная конференция «Микроэлектроника – ЭКБ и электронные модули». Алушта (Республика Крым),…

← Предыдущая страница — Следующая страница →